交通灯控制器的设计 EDA课程设计(13页).doc

《交通灯控制器的设计 EDA课程设计(13页).doc》由会员分享，可在线阅读，更多相关《交通灯控制器的设计 EDA课程设计(13页).doc（13页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、-交通灯控制器的设计 EDA课程设计-第 13 页大 学课程设计说明书名称 交通灯控制器的设计 院 系 电子信息工程系 班 级 姓 名 学 号 系主任 教研室主任 指导教师 目录第一章 绪论31电子设计自动化简介3概要31.2 EDA数字系统设计41.2.1 分析方法4第二章 设计要求52 设计基本要求5电路工作原理5第三章 系统的设计63 系统设计要求63.1 设计思路73.2 设计流程73.3 系统结构图83.4 系统程序9仿真与调试14第四章心得体会15参考文献16第一章 绪论1电子设计自动化简介EDA技术是指以计算机为工作平台，融合了应用电子技术、计算机技术、信息处理及智能化技术的最新

2、成果，进行电子产品的自动设计。 利用EDA工具，电子设计师可以从概念、算法、协议等开始设计电子系统，大量工作可以通过计算机完成，并可以将电子产品从电路设计、性能分析到设计出IC版图或PCB版图的整个过程的计算机上自动处理完成。 现在对EDA的概念或范畴用得很宽。包括在机械、电子、通信、航空航天、化工、矿产、生物、医学、军事等各个领域，都有EDA的应用。目前EDA技术已在各大公司、企事业单位和科研教学部门广泛使用。 EDA系统的设计分类根据采用计算机辅助技术的介入程度，可以分为三类：第一类：人工设计方法，这是一种传统的设计方法，从方案的提出到验证和修改均采用人工手段完成，尤其是系统的验证需要经过

3、实际搭试电路完成，花费大、效率低、制造周期长。第二类：借助计算机来完成数据处理、模拟评价、设计验证等部分，由人和计算机共同完成，但由于软件匮乏，该阶段许多工作尚需人工完成。第三类：该阶段的世纪方法称为电子设计自动化，这个阶段发展起来的EDA工具，目的是在设计前期将设计工程师从事的许多高层次设计由工具完成。整个设计过程或大部分设计均有计算机完成。 EDA技术发展表现形式 (1) CPLD/FPGA系统：使用EDA技术开发CPLD/FPGA，使自行开发的CPLD/FPGA作为电子系统、控制系统、信息处理系统的主体。(2) “CPLD/FPGA+MCU”系统：综合应用EDA技术与单片机技术，将自行开

4、发的“CPLD/FPGA+MCU”作为电子系统、控制系统、信息处理系统的主体。(3) “CPLD/FPGA+专用DSP处理器”系统：将EDA技术与DSP专用处理器配合使用，用“CPLD/FPGA+专用DSP处理器”构成一个数字信号处理系统的整体。(4) 基于FPGA实现的现代DSP系统：基于SOPC(a System on a Programmable Chip)技术、EDA技术与FPGA技术实现方式的现代DSP系统。(5) 基于FPGA实现的SOC片上系统：使用超大规模的FPGA实现的，内含1个或数个嵌入式CPU或DSP，能够实现复杂系统功能的单一芯片系统。(6) 基于FPGA实现的嵌入式系

5、统：使用CPLD/FPGA实现的，内含嵌入式处理器，能满足对象系统要求的特定功能的，能够嵌入到宿主系统的专用计算机应用系统。1.2 EDA数字系统设计 分析方法传统的电路设计方法都是自底向上进行设计的，也就是首先确定可用的元器件，然后根据这些器件进行逻辑设计，完成各模块后进行连接，最后形成系统。 在基于EDA技术的系统设计的最重要环节在系统的基本功能或行为级上对设计的产品进行描述和定义时，我们采用自顶向下分析，自底向上设计的方法。所谓“自顶向下分析”，就是指将数字系统的整体逐步分解为各个子系统和模块，若子系统规模较大，则还需将子系统进一步分解为更小的子系统和模块，层层分解，直至整个系统中各子系

6、统关系合理，并便于逻辑电路级的设计和实现为止。1.22 实现方法 1硬件描述语言编程实现法2原理图设计实现法3参数可设置兆功能块实现法4软的或硬的IP核实现法第二章 设计要求2 设计基本要求1）设计一个十字路口的交通灯控制器，能显示十字路口东西、南北两个方向的红、黄、绿灯的指示状态。用两组红、黄、绿三种颜色的灯分别作为东西、南北两个方向的红、黄、绿灯。变化规律为：东西绿灯亮，南北红灯亮东西黄灯亮，南北红灯亮东西红灯亮，南北绿灯亮东西红灯亮，南北黄灯亮 东西绿灯亮，南北红灯亮 ，这样依次循环。2）南北方向是主干车道，东西方向是支干车道，要求两条交叉道路上的车辆交替运行，主干车道每次通行时间为35

7、秒，支干车道每次通行的时间为25秒，时间可设置修改。 3）在绿灯转为红灯时，要求黄灯先亮5秒钟，才能变换运行车道。4）要求交通控制器有复位功能，在复位信号使能的情况下能够实现交通灯的自动复位，并且要求所有交通灯的状态变化，包括复位信号引起的均发生在时钟脉冲的上升沿。根据交通灯系统设计要求，可以用一个有限的状态机来实现这个交通灯控制器。根据功能要求，明确两组交通灯的状态，这两组交通灯总共有四种状态，分别可用st0,st1,st2,st3不表示：st0表示主干路绿灯亮，支干路红灯亮；st1表示主干路黄灯亮，支干路红灯亮；st2表示主干路红灯亮，支干路绿灯亮；st3表示主干路红灯亮，支干路黄灯亮；根

8、据上述四种描述列出的状态转换表如下表1所示及交通灯控制器状态转换图如下图1所示： 表1 交通灯控制器状态转换表第三章 系统的设计3 系统设计要求1）设计一个十字路口的交通灯控制器，能显示十字路口东西、南北、南北左转三个方向的红、黄、绿灯的指示状态。用三组红、黄、绿三种颜色的灯分别作为东西、南北、南北左转三个方向的红、黄、绿灯。变化规律为：南北绿灯亮，南北左转红灯亮 ，东西红灯亮 南北黄灯亮，南北左转红灯亮 ，东西红灯亮 南北红灯亮，南北左转绿灯亮 ，东西红灯亮 南北红灯亮，南北左转黄灯亮 ，东西红灯亮 南北红灯亮，南北左转红灯亮 ，东西绿灯亮南北红灯亮，南北左转红灯亮 ，东西黄灯亮 南北绿灯亮

9、，南北左转红灯亮 ，东西红灯亮这样依次循环。 2）南北方向是主干车道，东西方向是支干车道，要求两条交叉道路上的车辆交替运行，主干车道每次通行时间为35秒，主干转弯车道每次通行时间为20秒，支干车道每次通行的时间为25秒，时间可设置修改。 3）在绿灯转为红灯时，要求黄灯先亮5秒钟，才能变换运行车道。4）要求交通控制器有复位功能，在复位信号使能的情况下能够实现交通灯的自动复位，并且要求所有交通灯的状态变化，包括复位信号引起的均发生在时钟脉冲的上升沿。5)显示器倒计时显示时间3.1 设计思路1）本交通灯控制器是一个已知主、主左、支干道通行时间的系统，为了满足主、主左、支干道通行时间变化要求，我们可设

10、计一个可预置主、主左、支干道通行时间的交通控制器。 2）交通灯控制器的电路控制主要包括置数器模块、定时计数器模块、主控制器模块和译码器模块。置数器模块将交通灯的点亮时间预置到置数电路中。计数器模块以秒为单位倒计时，当计数值减为零时，主控电路改变输出状态，电路进入下一个状态的倒计时。核心部分是主控制模块。3.2 设计流程根据设计要求和系统所具有功能，并参考相关的文献资料，经可行方案设计画出如下所示的十字路口交通灯控制器系统框图，及为设计的总体方案，框图如下图（2）所示：CLK交通灯控制及计时模块扫描显示模块LED显示图（2）交通灯控制器系统框图3.3 系统结构图3.4 系统程序控制器电路程序：L

11、IBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;USE IEEE.STD_LOGIC_UNSIGNED.ALL;ENTITY ledcontrol ISPORT( reset,clk,urgen : INSTD_LOGIC; state : OUTSTD_LOGIC_VECTOR(2 DOWNTO 0); sub,set1,set2,set3: OUTSTD_LOGIC);END ledcontrol;ARCHITECTURE a OF ledcontrol ISSIGNAL count : STD_LOGIC_VECTOR(6 DOWNTO 0);SIGNAL

12、 subtemp: STD_LOGIC;BEGINsub=subtemp AND (NOT clk) ;statelabel:PROCESS (reset,clk)BEGINIF reset=1 THEN count=0000000;state=000;set2=1;ELSIF clkevent AND clk=1 THEN IF urgen=0 THEN count=count+1;subtemp=1;ELSE subtemp=0;END IF;IF count=0 then state=000;set1=1;set2=1;set3=1;ELSIF count=35 then state=0

13、01;set1=1;ELSIF count=40 THEN state=010;set1=1;set2=1;ELSIF count=60 THEN state=011;set2=1;ELSIF count=65 THEN state=100;set2=1;set3=1;elsif count=90 THEN state=101;set3=1;ELSIF count=95 THEN count=0000000; ELSE set1=0; set2=0;set3=0;END IF;END IF; END PROCESS statelabel;END a;输出显示电路程序：LIBRARY IEEE;

14、USE IEEE.STD_LOGIC_1164.ALL;USE IEEE.STD_LOGIC_UNSIGNED.ALL;ENTITY ledshow ISPORT(clk,urgen: IN STD_LOGIC;state: IN STD_LOGIC_VECTOR(2 DOWNTO 0);sub,set1,set2,set3: IN STD_LOGIC;eg1,ey1,er1,edg2,edy2,edr2,ng1,ny1,nr1: OUTSTD_LOGIC;led1,led2: OUTSTD_LOGIC_VECTOR(7 DOWNTO 0);END ledshow;ARCHITECTURE a

15、 OF ledshow ISSIGNAL count1,count2,count3: STD_LOGIC_VECTOR(7 DOWNTO 0); SIGNAL setstate1,setstate2,setstate3: STD_LOGIC_VECTOR(7 DOWNTO 0);SIGNAL etg1,ety1,etr1,edirr1,edirg1,ediry1,norg2,nory2,norr2: STD_LOGIC; BEGINled1=00000000 WHEN urgen=1 AND clk=0 ELSE count1 WHEN state=000 ELSEcount1 WHEN st

16、ate=001 ELSE count2 WHEN state=010 ELSEcount2 WHEN state=011 ELSEcount2 WHEN state=100 ELSEcount1;led2=00000000 WHEN urgen=1 AND clk=0 ELSEcount3 WHEN state=000 ELSEcount3 WHEN state=001 ELSE count3 WHEN state=010 ELSEcount3 WHEN state=011 ELSEcount3 WHEN state=100 ELSEcount3 WHEN state=101 ELSEcoun

17、t3;etg1=1 WHEN state=000 AND urgen=0 ELSE 0;ety1=1 WHEN state=001 AND urgen=0 ELSE 0;etr1=1 WHEN state=010 or urgen=1 OR state=011 OR state=100 OR state=101 OR state=110 OR state=111 ELSE 0;edirg1=1 WHEN state=010 and urgen=0 ELSE 0;ediry1=1 WHEN state=011 and urgen=0 ELSE 0;edirr1=1 WHEN state=000

18、OR urgen=1 OR state=001 OR state=100 OR state=101 OR state=110 OR state=111 ELSE 0;norg2=1 WHEN state=100 AND urgen=0 ELSE 0;nory2=1 WHEN state=101 and urgen=0 ELSE 0;norr2=1 WHEN state=000 OR state=001 OR state=010 OR state=011 OR state=110 OR state=111 OR urgen=1 ELSE 0;setstate1=00110101 WHEN sta

19、te=000 ELSE 00000101 WHEN state=001 ELSE 00110000WHEN state=101 ELSE 00100000 ;setstate2=00010101 WHEN state=000 ELSE 00100000 WHEN state=010 ELSE 00000101 WHEN state=011 ELSE 00110000 WHEN state=100 ELSE 00000000 ;setstate3=01100101 WHEN state=000 ELSE 00100101 WHEN state=100 ELSE 00000101 WHEN sta

20、te=101 ELSE 01100101 ;label3: PROCESS (sub)BEGINIF subevent AND sub=1 THENIF set3=1 THEN count3=setstate3;elsif count3(3 downto 0)=0000 then count3=count3-7;ELSE count3=count3-1; END IF;ng1=norg2;ny1=nory2;nr1=norr2;END IF;END PROCESS label3;label2: PROCESS (sub)BEGINIF subevent AND sub=1 THENIF set

21、2=1 THEN count2=setstate2;elsif count2(3 downto 0)=0000 then count2=count2-7; ELSE count2=count2-1; END IF;edg2=edirg1;edy2=ediry1;edr2=edirr1;END IF;END PROCESS label2;label1: PROCESS (sub)BEGINIF subevent AND sub=1 THENIF set1=1 THEN count1=setstate1; elsif count1(3 downto 0)=0000 then count1=coun

22、t1-7;ELSE count1=count1-1; END IF;eg1=etg1;er1=etr1;ey1=ety1;END IF;END PROCESS label1;END a;3.5 仿真与调试系统总体仿真图如图（3）所示：图（3）系统总体仿真图复位电路仿真图： 图（4）复位仿真图系统硬件管脚分配图如下： 图（5）管脚分配图第四章 心得体会 参考文献【1】孙加存 电子设计自动化 西安电子科技大学出版社 2008【2】谭会生等主编，EDA技术及应用，西安电子科技大学出版社，2001【2】江国强 EDA技术与应用 北京电子工业出版社 2003【3】焦素敏 EDA应用技术 北京清华大学出版社 2005