2022年嵌入式系统原理与设计复习_wen .pdf
《2022年嵌入式系统原理与设计复习_wen .pdf》由会员分享,可在线阅读,更多相关《2022年嵌入式系统原理与设计复习_wen .pdf(10页珍藏版)》请在淘文阁 - 分享文档赚钱的网站上搜索。
1、1 嵌入式系统原理与设计复习材料考试题型: 填空10 分;判断10 分;简单40 分;综合40 分。考试主要涉及部分:书本基本概念,实验,硬件设计,软件编程。书本关键章节:一( 1.4) ,二(2.2.1;2.3.1;2.3.5;2.4) ,三,四(4.1.1, ;4.2.2;4.2.3) ,五,七( 7.2) ,八一开发环境硬件环境: ARM9(ARM7)开发板软件环境: Keil 二ARM9体系结构2.1 ARM9系列处理器主要特点:(P38)支持 32 位 ARM指令集和 16 位 Thumb 指令集的 32 位 RISC 处理器。五级整数流水线。单一的 32 位 AMBA总线接口。MM
2、U 支持 Windows CE 、Linux等系统。MPU 支持实时操作系统,包括VxWorks。统一的数据 cache和指令 cache。提供 0.18um、0.15um 及 0.13um 的生产工艺。2.2 五级流水线(P42) :ARM920T微处理器的指令流水采用典型的RISC 五级流水线结构,将指令执行过程分为取指、译码、执行、访问和写回5 个步骤。在每一个时钟周期内可能同时有5 个指令在执行,消除了指令执行的性能瓶颈,加快了指令执行速度。由于采用五级指令流水结构,程序计数器(PC )是指向取指的指令而不是正在执行的指令,即正在执行的指令对应的地址总是当前程序计数器( PC )值对应
3、地址之前2 条指令的地址。2.3 分支指令目的地址计算公式(P46) :目的地址 =当前执行的指令地址 +8+偏移量2.4 顺序执行地址计算 (P47) :下一条需顺序执行的指令地址=当前执行指令地址 +4 2.5 ARM9存储模式 (P47) :大端模式 :字的地址对应的是该字中最高有效字节所对应的地址;半字地址对应的是该半字中最高有效字节所对应的地址。也就是说,32 位数据的最高字节存储在低地址中,而其最低字节则存放在高地址中。小端模式 :字的地址对应的是该字中最低有效字节所对应的地址;半字地址对应的是该半字中最低有效字节所对应的地址。也就是说,32 位数据的最高字节存储在高地址中, 而其
4、最低字节则存放在低地址中。ARM9处理器默认为小端模式。名师资料总结 - - -精品资料欢迎下载 - - - - - - - - - - - - - - - - - - 名师精心整理 - - - - - - - 第 1 页,共 10 页 - - - - - - - - - 2 2.6 边界对准(P47) :访问字存储单元时, 字地址应该字对准 (地址能被 4 整除) ;访问半字存储单元时,半字地址应该半字对准(地址能被2 整除) 。2.7 ARM9工作模式 (P45) :模式符号是否特权是否异常意义用户模式Usr 正常执行程序时的处理器模式系统模式Sys 特权模式运行特权操作系统任务时的模式管
5、理模式Svc 特权模式异常模式运行操作系统的保护模式中止模式Abt 特权模式异常模式指令或数据预取操作中止时的模式,该模式下实现虚拟存储器或存储器保护未定义模式Und 特权模式异常模式当执行未定义的指令时进入该模式IRQ模式Irq 特权模式异常模式相应普通中断时的处理模式FIQ模式Fiq 特权模式异常模式相应快速中断时的处理模式2.8 内部寄存器 (P48) :ARM9 处理器的内部总共有37 个 32 位的寄存器,其中31 个用作通用寄存器, 6 个用作状态寄存器,每个状态寄存器只使用了其中的 12 位。R0R15称为通用寄存器,其中,R0R7是不分组的寄存器; R8R14是根据工作模式进行
6、分组的寄存器。R13寄存器的作用通常是堆栈指针,又称为SP 。每种异常模式都有对应于该模式下的 R13物理寄存器。R14寄存器可用作子程序链接寄存器,又称为LR (Link Register) 。当 ARM9处理器执行带链接的分枝指令(如:BL指令)时,R14保存 R15的值。当异常发生时,相应的寄存器分组R14_svc 、R14_abt、R14_und、R14_irq和 R14_fiq用来名师资料总结 - - -精品资料欢迎下载 - - - - - - - - - - - - - - - - - - 名师精心整理 - - - - - - - 第 2 页,共 10 页 - - - - - -
7、- - - 3 保存 R15的返回值。R15寄存器的功能是程序计数器,又称为PC 。在 ARM 状态下, R15 寄存器的1:0位为 0b00,31:2位是 PC的值;CPSR 寄存器称为当前程序状态寄存器,又称为R16。在所有处理器模式下,CPSR 都是同一个物理寄存器,它保存了程序运行的当前状态。在各种异常模式下,均有一个称为SPSR的寄存器用于保存进入异常模式前的程序状态,即当异常出现时,SPSR 中保留 CPSR的值。 CPSR 和 SPSR均为 32位的寄存器。2.9 特权模式与非特权模式的区别:区别在于是否有权利更改CPSR ,特权模式下可以自行更改 CPSR ,从而将工作模式切换
8、为其他模式;非特权模式则不行。2.10 异常的定义 (P51) :所谓异常, 是指由内部或外部产生一个引起处理器处理的事件, 换句话说,也就是指正常的程序执行流程被暂时中断而引发的过程。2.11 异常向量 (P51) :2.11 异常优先级 (P53) :2.11 异常的进入 (P53) :(1)将下一条指令的地址保存在相应的LR寄存器中。如果异常是从ARM 状态进入,则保存在 LR中的是下一条指令的地址。如果异常是从Thumb 状态进入,则保存在 LR中的是当前 PC的偏移量。(2)将 CPSR 复制到相应的 SPSR 中。(3)迫使 CPSR 模式位 M4:0的值设置成对应的异常模式值(4
9、)迫使 PC从相关的异常向量取下一条指令。(5)也可以设置中断禁止位来阻止其他无法处理的异常嵌套。如果在异常发生名师资料总结 - - -精品资料欢迎下载 - - - - - - - - - - - - - - - - - - 名师精心整理 - - - - - - - 第 3 页,共 10 页 - - - - - - - - - 4 时处理器是在 Thumb 状态下,那么当用中断向量地址加载PC时,自动切换进入 RAM状态。2.11 异常的退出 (P53) :(1)将 LR寄存器的值减去相应的偏移量(偏移量根据异常的不同而不同),送到 PC中。(2)将 SPSR 复制回 CPSR 中。(3)清除
10、中断禁止位标志。三ARM9指令系统3.1 系统引导程序( bootloader ) (P81): 系统引导程序是在硬件上执行的第一段程序代码,它通常被安排在系统复位异常向量地址处。3.2 引导程序的功能 (P81) :关看门狗定时器,关中断。有时需要设置系统CPU的速度和时钟频率。设置好堆栈。 系统堆栈初始化取决于用户使用哪些异常,以及系统需要处理哪些错误类型。一般情况下,管理模式堆栈必须设置; 若使用了 IRQ中断,则 IRQ中断堆栈必须设置。如果系统应用程序是运行在用户模式下,可在系统引导程序中将系统改为用户模式并初始化用户堆栈指针。若系统使用了 DRAM或其他外设,需要设置相关寄存器,以
11、确定其刷新频率、总线宽度等信息。初始化所需的存储器空间。 为正确运行应用程序, 在初始化期间应将系统需要读写的数据和变量从ROM拷贝到 RAM里;一些要求快速响应的程序, 如中断处理程序,也需要在RAM 中运行;如果使用Flash ,对 Flash的擦除和写入操作也一定要在 RAM里运行。 ARM公司软件开发工具包中的链接器提供了分布装载功能,可以实现这一目的。跳转到 C程序的入口点。3.3 系统引导程序的代码( P82)四存储系统机制及存储器接口。4.1 半同步定时( P91) :半同步定时总线结合了同步定时总线和异步定时总线两者的优点。这种定时总线也有两个定时控制信号线:时钟信号CLOCK
12、和慢速模块发出的WAIT(等待)信号。对不同速度的设备而言,这些信号起做异步定时总线中的 EQU信号和 ACK信号的作用,但传输延迟时间只有异步定时总线的一半。对于速度匹配的设备, 这种总线本质上是由时钟信号单独控制的同步总线。4.2 高速缓存( cache ) (P98) :介于中央处理器和主存储器之间的高速小容量存储器。它和主存储器一起构成一级的存储器。高速缓冲存储器和主存储器之间信息的调度和传送是由硬件自动进行的。4.2 高速缓存的优缺点( P98) :优点:高速缓存能够减少内存的平均访问时间,使系统性能得到提高。 缺点:可能出现数据不一致的现象。4.3 存储管理单元( MMU ) (P
13、100) :它是中央处理器( CPU )中用来管理虚拟存储器、物理存储器的控制线路, 同时也负责虚拟地址映射为物理地址,以提供硬件机制的内存访问授权。4.3 存储管理单元主要功能(P100) :将主存地址从虚拟存储空间映射到物理存储空间。名师资料总结 - - -精品资料欢迎下载 - - - - - - - - - - - - - - - - - - 名师精心整理 - - - - - - - 第 4 页,共 10 页 - - - - - - - - - 5 存储器访问权限控制。设置虚拟存储空间的缓冲特性等。4.4 两种虚拟存储管理方式(P101) :分段方式和分页方式。每种方式都有其特点,分段方
14、式支持较大的、任意的内存区域;分页方式支持较小的、固定大小的内存区域。4.5 NOR FLASH 与 NAND FLASH 的区别 :NOR Flash 的读取速度比 NAND Flash稍快一些, NAND Flash的擦除和写入速度比 NOR Flash 快很多。Flash芯片在写入操作时,需要先进行擦除操作。NAND Flash 的擦除单元更小 ,因此相应的擦除电路更少。接口方面它们也有差别, NOR Flash带有 SRAM接口,有足够的地址引脚来寻址 ,可以很容易地存取其内部的每一个字节,可以像其他 SRAM存储器那样与微处理器连接;NAND Flash器件使用复杂的 I/O 口来串
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 2022年嵌入式系统原理与设计复习_wen 2022 嵌入式 系统 原理 设计 复习 _wen
限制150内