实验一 四选一数据选择器的设计(4页).doc

《实验一 四选一数据选择器的设计(4页).doc》由会员分享，可在线阅读，更多相关《实验一 四选一数据选择器的设计(4页).doc（4页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、-实验一 四选一数据选择器的设计一、实验目的1、熟悉Quartus II软件的使用。2、了解数据选择器的工作原理。3、熟悉EDA开发的基本流程。二、实验原理及内容实验原理数据选择器在实际中得到了广泛的应用，尤其是在通信中为了利用多路信号中的一路，可以采用数据选择器进行选择再对该路信号加以利用。从多路输入信号中选择其中一路进行输出的电路称为数据选择器。或：在地址信号控制下，从多路输入信息中选择其中的某一路信息作为输出的电路称为数据选择器。数据选择器又叫多路选择器，简称MUX。4选1数据选择器：（1）原理框图：如右图。D0 、D1、D2、D3 ：输入数据A1 、A0 ：地址变量由地址码决定从路输入

2、中选择哪路输出。（2）真值表如下图：（3）逻辑图 数据选择器的原理比较简单，首先必须设置一个选择标志信号，目的就是为了从多路信号中选择所需要的一路信号，选择标志信号的一种状态对应着一路信号。在应用中，设置一定的选择标志信号状态即可得到相应的某一路信号。这就是数据选择器的实现原理。实验内容1、分别采用原理图和VHDL语言的形式设计4选1数据选择器2、对所涉及的电路进行编译及正确的仿真。三、实验条件Quartus II实验环境四、实验与仿真原理图： D0 、D1、D2、D3 ：输入数据A1 、A0 ：地址变量由地址码决定从路输入中选择哪路输出。（2）真值表如下图：仿真结果：St为功能端。当st=1

3、时y=0；当st=0时选择器才开始工作。当 a1a0=00时 y=d0 a1a0=01时 y=d1 a1a0=10 时y=d2 a1a0=11时 y=d3完成了四选一的功能。Vhdl编码：library ieee;use ieee.std_logic_1164.all;use ieee.std_logic_unsigned.all;entity mux4 is port(a0,a1,a2,a3:in std_logic;s:in std_logic_vector(1 downto 0);y:out std_logic);end mux4;architecture archmux of mux4 isbegin y=a0 when s=00 elsea1 when s=01 else a2 when s=10 else a3;end archmux;仿真：当s=0时 y=a1；当s=1时 y=a1；当s=2时 y=a2；当s=3时 y=a3 。五、收获与总结通过对eda实验的初步学习，我了解到eda的有关知识。学会了使用quartus软件。做好之个实验的前提是熟练掌握数字电子知识。把书本上的知识运用到实验设计之中。这个实验可以培养我们的动手动脑能力，开发了我们的思维。同时通过这几天的我认识到我掌握的知识还远远不够。在今后的学习生活中，我还要继续努力学习。-第 4 页-