数电期末试卷及答案(共4套)(12页).doc

《数电期末试卷及答案(共4套)(12页).doc》由会员分享，可在线阅读，更多相关《数电期末试卷及答案(共4套)(12页).doc（12页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、-数电期末试卷及答案(共4套)-第 12 页XX大学信息院数字电子技术基础期终考试试题（110分钟）(第一套)一、填空题：（每空1分，共15分）1逻辑函数的两种标准形式分别为（ ）、（ ）。2将2004个“1”异或起来得到的结果是（ ）。3半导体存储器的结构主要包含三个部分，分别是（ ）、（ ）、（ ）。48位D/A转换器当输入数字量10000000为5v。若只有最低位为高电平，则输出电压为（ ）v；当输入为10001000，则输出电压为（ ）v。5就逐次逼近型和双积分型两种A/D转换器而言，（ ）的抗干扰能力强，（ ）的转换速度快。6由555定时器构成的三种电路中，（ ）和（ ）是脉冲的整形

2、电路。7与PAL相比，GAL器件有可编程的输出结构，它是通过对（ ）进行编程设定其（ ）的工作模式来实现的，而且由于采用了（ ）的工艺结构，可以重复编程，使它的通用性很好，使用更为方便灵活。二、根据要求作题： （共15分）1 将逻辑函数 P=AB+AC写成“与或非”表达式，并用“集电极开路与非门”来实现。2 图1、2中电路均由CMOS门电路构成，写出P、Q 的表达式，并画出对应A、B、C的P、Q波形。 三、分析图3所示电路： （10分）1） 试写出8选1数据选择器的输出函数式；2） 画出A2、A1、A0从000111连续变化时，Y的波形图；3） 说明电路的逻辑功能。 四、设计“一位十进制数”的

3、四舍五入电路（采用8421BCD码）。要求只设定一个输出，并画出用最少“与非门”实现的逻辑电路图。（15分） 五、已知电路及CP、A的波形如图4(a) (b)所示，设触发器的初态均为“0”，试画出输出端B和C 的波形。 （8分） B C六、用T触发器和异或门构成的某种电路如图5(a)所示，在示波器上观察到波形如图5(b)所示。试问该电路是如何连接的？请在原图上画出正确的连接图，并标明T的取值。 （6分）七、图6所示是16*4位ROM和同步十六进制加法计数器74LS161组成的脉冲分频电路。ROM中的数据见表1所示。试画出在CP信号连续作用下的D3、D2、D1、D0输出的电压波形，并说明它们和C

4、P信号频率之比。 （16分） 表1： 地址输入 数据输出A3 A2 A1 A0D3 D2 D1 D0 0 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 11 0 1 01 0 1 11 1 0 01 1 0 11 1 1 0 1 1 1 1 1 1 1 10 0 0 00 0 1 10 1 0 00 1 0 11 0 1 01 0 0 11 0 0 01 1 1 11 1 0 00 0 0 10 0 1 00 0 0 10 1 0 00 1 1 10 0 0 0 CP波形如图所示： 八、综合分析图7所示电路

5、，RAM的16个地址单元中的数据在表中列出。要求： （1）说明555定时器构成什么电路？ （18分）（2）说明74LS160构成多少进制计数器？（3）说明RAM在此处于什么工作状态，起什么作用？（4）写出DA转换器CB7520的输出表达式（UO与d9d0之间的关系）；（5）画出输出电压Uo的波形图（要求画一个完整的循环）。 XX大学信息院数字电子技术基础期终考试试题（110分钟）(第二套)一、填空题：（每空1分，共16分）1逻辑函数有四种表示方法，它们分别是（ ）、（ ）、（ ）和（ ）。2将2004个“1”异或起来得到的结果是（ ）。3目前我们所学的双极型集成电路和单极型集成电路的典型电路分

6、别是（ ）电路和（ ）电路。4施密特触发器有（ ）个稳定状态.，多谐振荡器有（ ）个稳定状态。5已知Intel2114是1K* 4位的RAM集成电路芯片，它有地址线（ ）条，数据线（ ）条。6已知被转换的信号的上限截止频率为10kHz，则A/D转换器的采样频率应高于（ ）kHz；完成一次转换所用的时间应小于（ ）。7GAL器件的全称是（ ），与PAL相比，它的输出电路是通过编程设定其（ ）的工作模式来实现的，而且由于采用了（ ）的工艺结构，可以重复编程，使用更为方便灵活。二、根据要求作题：（共16分）3 试画出用反相器和集电极开路与非门实现逻辑函数 。2、图1、2中电路由TTL门电路构成，图3

7、由CMOS门电路构成，试分别写出F1、F2、F3的表达式。 三、已知电路及输入波形如图4（a）（b）所示，其中FF1是D锁存器，FF2是维持-阻塞D触发器，根据CP和D的输入波形画出Q1和Q2的输出波形。设触发器的初始状态均为0。 （8分）四、分析图5所示电路，写出Z1、Z2的逻辑表达式，列出真值表，说明电路的逻辑功能。 （10分）五、设计一位8421BCD码的判奇电路，当输入码含奇数个“1”时，输出为1，否则为0。要求使用两种方法实现： （20分）（1）用最少与非门实现，画出逻辑电路图；（2）用一片8选1数据选择器74LS151加若干门电路实现，画出电路图。 六、电路如图6所示，其中RA=R

8、B=10kf，试问：1在Uk为高电平期间，由555定时器构成的是什么电路，其输出U0的频率f0=?2分析由JK触发器FF1、FF2、FF3构成的计数器电路，要求：写出驱动方程和状态方程，画出完整的状态转换图；3设Q3、Q2、Q1的初态为000，Uk所加正脉冲的宽度为Tw=5/f0，脉冲过后Q3、Q2、Q1将保持在哪个状态？ （共15分） 七、集成4位二进制加法计数器74161的连接图如图7所示，是预置控制端；D0、D1、D2、D3是预置数据输入端；Q3、Q2、Q1、Q0是触发器的输出端，Q0是最低位，Q3是最高位；为低电平时电路开始置数，为高电平时电路计数。试分析电路的功能。要求： （15分）

9、 （1）列出状态转换表； （2）检验自启动能力； （3）说明计数模值。 XX大学信息院数字电子技术基础期终考试试题（110分钟）(第三套)一、填空（每题1分，共10分）1. TTL门电路输出高电平为 V，阈值电压为 V；2. 触发器按动作特点可分为基本型、 、 和边沿型；3. 组合逻辑电路产生竞争冒险的内因是 ；4. 三位二进制减法计数器的初始状态为101，四个CP脉冲后它的状态为 ；5. 如果要把一宽脉冲变换为窄脉冲应采用 触发器；6. RAM的扩展可分为 、 扩展两种；7. PAL是 可编程，EPROM是 可编程；8. GAL中的OLMC可组态为专用输入、 、寄存反馈输出等几种工作模式；9

10、. 四位DAC的最大输出电压为5V，当输入数据为0101时，它的输出电压为 V；10. 如果一个3位ADC输入电压的最大值为1V，采用“四舍五入”量化法，则它的量化阶距为 V。二、写出图1中，各逻辑电路的输出逻辑表达式，并化为最简与或式； (G1、G2为OC门,TG1、TG2为CMOS传输门) (10分)三、由四位并行进位全加器74LS283构成图2所示： (15分)1. 当A=0,X3X2X1X0=0011,Y3Y2Y1Y0=0100求Z3Z2Z1Z0=?,W=?2. 当A=1,X3X2X1X0=1001,Y3Y2Y1Y0=0101求Z3Z2Z1Z0=?,W=?3. 写出X(X3X2X1X0

11、),Y(Y3Y2Y1Y0),A与Z(Z3Z2Z1Z0)，W之间的算法公式,并指出其功能. 四、试画出图3在CP脉冲作用下Q1,Q2,Y对应的电压波形。(设触发器的初态为0,画6个完整的CP脉冲的波形) (15分)五、由可擦可编程只读存储器EPROM2716构成的应用电路如图所示。1. 计算EPROM2716的存储容量；2. 当ABCD=0110时,数码管显示什么数字；3. 写出Z的最小项表达式,并化为最简与或式； (15分)六、由同步十进制加法计数器74LS160构成一数字系统如图所示，假设计数器的初态为0,测得组合逻辑电路的真值表如下所示： (20分)1. 画出74LS160的状态转换图；2

12、. 画出整个数字系统的时序图；3. 如果用同步四位二进制加法计数器74LS161代替74LS160,试画出其电路图（要求采用置数法）；4. 试用一片二进制译码器74LS138辅助与非门实现该组合逻辑电路功能。七、时序PLA电路如图所示： （16分） 1、 求该时序电路的驱动方程、状态方程、输出方程；2、 画该电路的状态转换表和状态转换图；3、 试对应X的波形（如图所示），画Q1、Q2和Z的波形；4、 说明该电路的功能。 XX大学信息院数字电子技术基础期终考试试题（110分钟）(第四套)一、填空（每题2分，共20分）1. 如图1所示，A=0时，Y= ；A=1，B=0时，Y= ；2. ，Y的最简与

13、或式为 ；3. 如图2所示为TTL的TSL门电路，EN=0时，Y为 ，EN=1时，Y= ；4. 触发器按逻辑功能可分为RSF、JKF、 、 和DF；5. 四位二进制减法计数器的初始状态为0011，四个CP脉冲后它的状态为 ；6. EPROM2864的有 地址输入端，有 数据输出端；7. 数字系统按组成方式可分为 、 两种；8. GAL是 可编程，GAL中的OLMC称 ；9. 四位DAC的最大输出电压为5V，当输入数据为0101时，它的输出电压为 V；10. 某3位ADC输入电压的最大值为1V，采用“取整量化法”时它的量化阶距为 V。二、试分析如图3所示的组合逻辑电路。 (10分) 1. 写出输

14、出逻辑表达式； 2. 化为最简与或式；3. 列出真值表；4. 说明逻辑功能。三、试用一片74LS138辅以与非门设计一个BCD码素数检测电路，要求：当输入为大于1的素数时，电路输出为1，否则输出为0（要有设计过程）。 （10分）四、试画出下列触发器的输出波形 (设触发器的初态为0)。 (12分) 1.2.3.五、如图所示，由两片超前进位加法器74LS283和一片数值比较器74LS85组成的数字系统。试分析： （10分）（1）当X3X2X1X00011，Y3Y2Y1Y00011时，Z3Z2Z1Z0？T？（2）当X3X2X1X00111，Y3Y2Y1Y00111时，Z3Z2Z1Z0？T？（3）说明

15、该系统的逻辑功能。六、试用74LS161设计一计数器完成下列计数循环（10分） 七、如图所示为一跳频信号发生器，其中CB555为555定时器，74LS194为四位双向移位寄存器，74LS160为十进制加法计数器。 （22分）1. CB555构成什么功能电路？2. 当2K的滑动电阻处于中心位置时，求CP2频率？3. 当74LS194的状态为0001，画出74LS160的状态转换图，说明它是几进制计数器，并求输出Y的频率。4. 已知74LS194工作在循环右移状态，当它的状态为0001，画出74LS194的状态转换图；5. 试说明电路输出Y有哪几种输出频率成份？每一频率成份持续多长时间？XX大学信

16、息学院装订线数字电子技术基础期中考试试题（110分钟）（第五套）一、 填空题 (每空1分，共20分) 1. 逻辑代数中有三种基本运算分别为： 、 、 。2. 逻辑函数式的“最简与或式”Y 。逻辑函数式的反函数 。3. 根据逻辑功能的不同特点，可以将数字电路分为两类，分别为组合逻辑电路和 。目前应用最广泛的两类集成门电路是TTL电路和 。 姓名：4. 已知某与非门的电压传输特性如图所示，由图1可知：输出高电平 ；输出低电平 ；阈值电平 ； 5. 图2中，逻辑门电路的名称为 。学号：当时，Y为 。当时，Y为 。6. 图3中，CMOS逻辑门电路的名称为 。输出表达数Y 。7. 可编程逻辑器件PLD通

17、常由四个部分组成，即：输入电路、 、 和输出电路。8. 施密特触发器有 个稳态，通常可用于 、 等。 二、 逻辑电路如图4所示。 （13分）（1）试写出其逻辑表达式，并转换为与或式。（2）列出真值表。 （3）说明电路的逻辑功能。 三、图5为十进制译码器构成的逻辑函数发生器，试写出Y的表达式，并用卡诺图化简法将Y化为最简与或式。 （12分）四、 图6所示时序逻辑电路。（1）试写出电路的状态方程和驱动方程；（2）列出状态转换表，并画出状态转换图；（3）说明电路的逻辑功能，并说明电路能否自启动。 （15分）五、试用74LS138和与非门实现一个全加器，输入输出端子如图所示。要求：（1）列写真值表；

18、（2）写出逻辑表达式；（3）画出逻辑图。 （12分）六、如图7所示，由两片超前进位加法器74LS283和一片数值比较器74LS85组成的数字系统。试分析： （10分）（1）当X3X2X1X00011，Y3Y2Y1Y00011时，Z3Z2Z1Z0？T？（2）当X3X2X1X00111，Y3Y2Y1Y00111时，Z3Z2Z1Z0？T？（3）说明该系统的逻辑功能。七、综合分析图8所示电路，RAM的16个地址单元中的数据在表中列出。要求： （1）说明555定时器构成什么电路？ （18分）（2）说明74LS160构成多少进制计数器？（3）说明RAM在此处于什么工作状态，起什么作用？（4）写出DA转换器

19、CB7520的输出表达式（UO与d9d0之间的关系）；（5）画出输出电压Uo的波形图（要求画一个完整的循环）。 XX大学信息学院数字电子技术基础期终考试试题（110分钟）（第六套）一、 填空题：（每空1分，共20分）1门电路按逻辑功能可以分为七种类型，它们分别为： 、 、 、 、 、 和 。2描述时序电路逻辑功能的四种常用方法为： 、 、3最常用的两种波形整形电路分别为： 和 。4存储器的电路结构中含有三个组成部分，分别为： 、5PLD这种新型半导体数字集成电路的最大特点是，可以通过 方法设置其逻辑功能，并且需要在 的支持下进行。6E2PROM2864的数据线有 根、地址线有 根。二、四变量逻

20、辑函数,试用卡诺图法化简，写出逻辑函数的最简与或式，然后用或非门和非门实现逻辑函数F，并画出其逻辑图。 （12分）三、下图中：（a）（b）为TTL电路，（c）（d）为CMOS电路，试分别写出各电路的逻辑表达式。 （16分，每题4分）四、已知由维持阻塞D触发器组成的电路及其输入波形如图所示。（10分）1） 写出Q端的表达式；2） 说明B端的作用；3） 画出Q端与CP的对应波形。五、已知2421BCD码如表所示，试用一片四位加法器74LS283及最少的与非门，将8421BCD码转换为2421BCD码。设计并画出接线图，并注明输入端和输出端。 （12分）六、分析下图所示时序电路的逻辑功能，写出电路的驱动方程、状态方程和输出方程，画出电路的状态转换图。 （15分）七、用555定时器和同步二进制加法计数器74LS161构成的逻辑电路如图所示。1） 指出555定时器组成什么功能的电路（写出电路名称）；2） 指出74LS161组成什么功能的电路（写出电路名称），画出电路的状态转换图；3） 试画出VA、VB、VC的对应波形。 （15分）