数字钟电路设计(5页).doc
《数字钟电路设计(5页).doc》由会员分享,可在线阅读,更多相关《数字钟电路设计(5页).doc(5页珍藏版)》请在淘文阁 - 分享文档赚钱的网站上搜索。
1、-数字钟电路设计-第 3 页 本次设计题目:数字钟电路设计1 简述数字钟是一种用数字显示秒、分、时的计时装置,与传统的机械钟相比,它具有走时准确,显示直观、无机械传动装置等优点,因而得到了广泛的应用。小到人们日常生活中的电子手表,大到车站、码头、机场等公共场所的大型数显电子钟。在控制系统中也常用来做定时控制的时钟源。2 题目要求(1)具用时、分、秒十进制数字显示的计时器功能;(2)具有手动校时、校分的功能;(3)通过开关能实现小时的十二进制和二十四进制转换;(4)具有整点报时功能。主要集成芯片:计时单元74160报时单元741923 总体方案设计数字钟由振荡器、分频器、计数器、译码显示、报时等
2、电路组成。其中振荡器和分频器组成标准秒信号发生器,直接决定计时系统的精度。由不同进制的计数器、译码器和显示器组成计时系统。将标准秒信号送入采用60进制的“秒计数器”,每累计60sec就发出一个“分脉冲”信号,该信号将作为“分计数器”的时钟脉冲。“分计数器”也采用60进制计数器,每累计60min,发出一个“时脉冲”,该信号将被送到“时计数器”。“时计数器”采用12或24进制计数器,可实现对一天12h或24h的累计。译码显示电路将“时”、“分”、“秒”计数器的输出状态通过6位7段译码显示器显示出来,可进行整点报时,计时出现误差时,可以用校时电路校时、校分。数字钟的原理框图如图2.1所示。图2.1
3、数字钟原理框图4 单元电路设计提示本题目的设计采用自下而上的层次电路设计法。先设计单元电路,再设计总电路。(1) 秒脉冲产生电路秒脉冲产生电路在此例中的主要功能有两个:一是产生标准脉冲信号,二是可提供整点报时所需要的频率信号。可用1Hz的秒脉冲时钟信号源替代。图2.2 1Hz的秒脉冲时钟信号源(2) 秒、分、时计时器电路秒计时器本质上为对1Hz的秒脉冲时钟信号源进行60进制计数的计数器,其由一个10进制计数器(个位)和一个6进制计数器(十位)串接组成。个位与十位计数器之间采用同步级联复位方式,将个位计数器的进位输出端RCO接至十位计数器的时钟信号输入端CLK,完成个位对十位计数器的进位控制。十
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 数字 电路设计
限制150内