智力竞赛抢答器逻辑电路设计(8页).doc

《智力竞赛抢答器逻辑电路设计(8页).doc》由会员分享，可在线阅读，更多相关《智力竞赛抢答器逻辑电路设计(8页).doc（8页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、-智力竞赛抢答器逻辑电路设计-第 8 页智力竞赛抢答器逻辑电路设计一、抢答器的简要智力竞赛是一种生动活泼的教育形式和方法，通过抢答和必答两种方式能引起参赛者和观众的极大兴趣，并且能在极短的时间内，使人们增加一些科学知识和生活知识。实际进行智力竞赛时，一般分为若干组，各组对主持人提出的问题，分必答和抢答两种。必答有时间限制，到时要告警，回答问题正确与否，由主持人判别加分还是减分，成绩评定结果要用电子装置显示。抢答时，要判定哪组优先，并予以指示和鸣叫。二、抢答器的任务与要求设计要求：每组设置一个抢答器按钮，供抢答者使用。电路具有第一抢答信号鉴别和锁存功能。在主持人将系统复位并发出抢答指令后，若抢答

2、者按动抢答开关，则该组指示灯亮并组别鉴别显示电路显示抢答者的组别，同时扬声器发出“嘀-嘟”的双响，音响持续2-3S。电路具备自锁功能，使别组的抢答器开关不起作用。设计任务：本题的根本任务是准确判别第一抢答者的信号并将其锁存。实现这功能可用触发器或锁存器等。在得到第一信号后应该将其电路的输出封锁，使其他组的抢答信号无效。同时还必须注意，第一抢答信号必须在主持人发出抢答命令后才有效，否则应视为提前抢答而犯规。当电路形成第一抢答信号之后，LED显示组电路显示其组别。还可鉴别出的第一抢答信号控制一个具有两种工作频率交换变化的音频振荡器工作，使其推动扬声器发出响音，表示该题抢答有效。三、设计方案用TTL

3、或CMOS集成电路设计智力竞赛抢答器逻辑控制电路，具体要求如下：1. 抢答组数为4组，输入抢答信号的控制电路应由无抖动开关来实现。2. 判别选组电路。能迅速、准确地判处抢答者，同时能排除其它组的干扰信号，闭锁其它各路输入使其它组再按开关时失去作用，并能对抢中者有光、声显示和呜叫指示。3. 计数、显示电路。每组有三位十进制计分显示电路，能进行加/减计分。4. 定时及音响。必答时，启动定时灯亮，以示开始，当时间到要发出单音调“嘟”声，并熄灭指示灯。抢答时，当抢答开始后，指示灯应闪亮。当有某组抢答时，指示灯灭，最先抢答一组的灯亮，并发出音响。也可以驱动组别数字显示（用数码管显示）。回答问题的时间应可

4、调整，分别为10s、20s、50s、60s或稍长些。4、主持人应有复位按钮。抢答和必答定时应有手动控制。抢答器电路原理框图结构门控多谐振荡电路声音提示电路电源电路主持人开关显示电路控制电路抢答开关组图3.1 抢答器原理框图结构框图利用锁存型D触发器CD4042来完成的四路抢答器。如图3-4所示，触发器CD4042与非门CD4012等元器件组成抢答器的控制电路，Q1-Q4,LED1LED4等元器件组成显示电路，与非门CD4011等元器件组成声音提示电路， SA1SA4组成抢答按钮，S5A复位按钮，触发器CD4042是电路的核心元件。当6脚输出高电平时，触发器CD4042的输出状态由输入的时钟脉冲

5、的的高的电平来决定，CP=O时锁存数据，CP=1时传输数据。三、各单元电路设计（1）控制电路的设计控制电路是由锁存型的D触发器CD4042和与非门CD4012等组成（如图38）； CD4042含有四组具有共同单位控制储存指挥输入.控制极性是可以选择的。如POL输入为低电平电位及STORE输入亦为低电平,送至D输入之数据将在其个别真的及互补的输出端出现当STORE输入电位升高,在此输入之数据于正过度时即储存于内部并以真值形式出现Q输出端及其互补出现于输出端；CD4012为双4输入端与非门两组正逻辑皆可单独使用。当任一闸之一或一个以上之输入端电位低时，将使输出端电位升高。如四个输入端皆为高电平时，

6、则输出端之电位降低。A系列元件会产生极坏之一面倒的反应。可使用B系列元件，但非临界之应用。在没有任何电平输入时，CD4042的4个输入端经过电阻上拉为高电平，根据其功能表可知其四个Q输出端为高电平， 输出端为低电平LED不显示，此时与非门CD4012输出为低电平使多谐振荡电路停振，从而控制整个电路处于稳定状态。反之，当CD4042输入高电平时，其输出端Q与分别输出低电平和高电平，CD4012输出低电平使多谐振荡电路起振，从而控制整个电路进行正常的工作。控制电路是整个电路的核心部分，当输入的CP1时CD4042进行数据传输，当输入的CP0时CD4042进行数据所存（判别第一个抢答者的信号）。CD

7、4042的好坏，决定了整个电路的整体性能。、上图是集成D锁存器CD4042的逻辑图和功能表。芯片中含有4个D锁存器单元，共用一个时钟脉冲，CP为时钟端，POL为极性控制信号。CD4042功能见图，它的功能为：当极性控制信号POL=0时，若CP=0触发器接收D信号，并在CP上升沿到来时，锁存D信号，CP=1期间自锁D信号；当POL=1时，则CP=1时，触发接收D信号，CP下降沿到来时锁存D信号，CP=0期间自锁。 图3-6 控制电路（2）声响电路的设计声响电路用一个音频振荡器去推动一个扬声器(蜂鸣器)工作即可。为求电路简单,声响电路所示一般声响电路都由集成音乐芯片或简单的分立元件构成。图 3-7

8、 声响电路电路本声响电路的设计主要采用多谐振荡器和Q1等元件组成（如图39）；当CD4012在输出低电平时多谐振荡电路不工作；声响提示电路处于稳定状态（不工作）。当CD4012在输出高电平时多谐振荡电路起振；驱动三极管工作从而带动扬声器发出声音。声响提示电路处于工作状态）。当有信号从振荡电路输出时，电流经R15形成一电压压降在Q1的基极，此时Q1导通,电流从VCC经蜂鸣器到地，从而蜂鸣器发声。该装置中，直流电源提供12V电压，足够驱动蜂鸣器发声，所以不需要接入74LS244驱动。（3）显示电路显示电路一般由 LED为发光二极管或数码显示器来实现，由于数码显示电路一般都需要显示驱动电路来实现比较

9、复杂。而LED为发光二极管主要加上适当的正向电压，该管即可发光，LED内接法有两种：即共阳极和共阴极接法，要使其对方的发光二极管发光，前种接法使其相应的极为低电平，后种接法使其相应极为高电平。半导体二极管的优点是体积小、工作可靠、寿命长、响应速度快、颜色丰富、缺点是功耗较大。在本电路的设计中主要采用Q1-Q4和LED1LED5等元器件组成显示电路（如图310），用来显示抢答者的组别。CD4042的端输出低电平时LED不发光。CD4042 的输出高电平时LED发光,显示抢答者的组别。图38显示电路（4）门控多谐振荡电路 多谐振荡器是一种无稳态电路,它在接通电源后不需要外加触发信号,电路状态能够自

10、动地不断变换,产生矩形波的输出.由于矩形波中的谐波分量很多,因此这种振荡器冠以”多谐”二字。在数字电路设计中常常使用555多谐振荡电路、施密特振荡电路或者由简单的门电路来实现，由于555多谐振荡电路、施密特振荡电路应用于对于电路精度要比较高的电路设计中。与普通的门电路相比门电路具有电路结构简单、成本低 、实现容易的特点。而在本电路的设计中门控多谐振荡电路由CD4011门电路和R14、C1等组成。它主要用来驱动Q5使扬声器发出声音。开关按下与非门输出高电平，门控多谐振荡器起振。扬声器发声。门控多谐振荡器频率由R14、C1来决定，振荡器频率约为800HZ。 CD4011、 CD4012的逻辑图和实

11、现的功能如下表31名称 逻辑图实现的功能CD40114二输入与非门（1/4）所有这四组正逻辑反和闸皆可单独使用之。当任一闸之间或两输入端电位低时，则输出端之电位升高；两输入端同时电位高时，输出端之电位降低。CD4012双4输入与非门（1/2）当任一闸之一或一个以上之输入端电位低时，将使输出端电位升高。如四个输入端皆为高电平时，则输出端之电位降低。表31 CD4011、 CD4012的逻辑图系统电路工作过程如图（33）所示抢答器由控制电路、显示电路和声音提示电路3部分组成。锁存型D触发器CD4042、与非门IC2-1CD4042等元器件组成抢答控制电路；Q1Q4、LED1LED4等元器件组成显示

12、电路；与非门IC3CD4011等元器件组成声音提示电路。J1AJ4A是抢答按钮，J5A位按钮。四位锁存器D触发器CD4042是整个电路的核心器件，当POL6脚接高电平时，D触发器的输出状态由输入时钟脉冲的极性决定，即CP=1时，传输数据，CP=0时锁存数据。当Q1Q4没有按下时，CD4042的个输入端D1D4经过电阻R1R4上拉为高电平，因此其输出端Q1Q4均输出高电平，1-4输出为低电平，Q1Q4均截止，发光二极管LED1LED4均不亮。此时与非门IC2-1CD4012输出低电平，由U4A、U6A CD4011等元器件组成的门控多谐振荡器处于停振状态，提示音电路不工作。同时与非门U3ACD4

13、042输出低电平，使得U5A CD4011输出高电平，即CP=1，D触发器处于数据传输状态。假如SA1被按下，此时D1=0，Q1=0，使得U2A4042输出为高电平 ，U5A CD4011为低电平，即CP=0，D触发器转入锁存状态，再按下其他按钮，电路不再响应。同时CD4042的1=1，VY1接通，LED1点亮，显示第一路抢答。在按下S1A的同时，与非门U3A输出高电平，门控多谐振荡器起振，由Q5驱动扬声器发出提示音。门控振荡器的振荡频率由R14、C1的参数决定，振荡频率约为800HZ。SA5是复位按钮，按下J5A，可使与非门U5A CD4011的一个输入端置零，其输出变为高电平，即CP=1，

14、电路又回到Q1Q4=1，Q1Q4=0的初始状态，为下一轮抢答做好准备，其他3路的工作原理与之相同。（5）总电路仿真分析四、电路的安装与调试数字电路系统的设计完成后，一个重要的步骤是安装调试。这一步是对设计内容的检验，也是设计修改的实践过程，是理论知识和实践知识综合应用的重要环节。安装调试的目标是使设计电路满足设计的功能和性能指标，并且具有系统要求的可靠性、稳定性、抗干扰能力。这里简要叙述安装调试数字电路的几个步骤。（1） 检测电路元件最主要的电路元件是集成电路，常用的检测方法是用仪器测量、用电路实验或用替代方法接入已知的电路中。集成电路的检测仪器主要用集成电路测试仪，还可用数字电压表作简易测量

15、。实验电路则模拟现场应用环境测试集成芯片的功能。替代法测试必须具备已有的完好工作电路，将待测元件替代原有器件后观察工作情况。除集成电路芯片外，还应检测各种准备接入的其他各种元件，如三极管、电阻、电容、开关、指示灯、数码管等。应确信元件的功能正确、可靠才能装入电路安装。（2） 电路安装数字电路系统在设计调试中，往往是先用面包板进行试装，只有试装成功，经调试确定各种待调整的参数合适后，才考虑设计成印制电路。试装中，首先要选用质量较好的面包板，使各接插点和接插线之间松紧适度。安装中的问题往往集中在接插线的可靠性上，特别需要引起注意。安装的顺序一般是按照信号流向的顺序，先单元后系统、边安装边测试的原则

16、进行。先安装调试单元电路或子系统，在确定各单元电路或子系统成功的基础上，逐步扩大电路的规模。各单元电路的信号连接线最好有标记，如用特别颜色的线，以便能方便断开进行测试。（3） 系统调试系统调试试将安装测试成功的各单元连接起来，加上输入信号进行调试，发现问题则先对故障进行定位，找出问题所在的单元电路。一般采用故障现象估测法（根据故障情况估计问题所在位置）、对分法（将故障大致所在部分的电路对分成两部分，逐一查找）、对比法（将类型相同的电路部分进行对比或对换位置）等。系统测试一般分静态测试和动态测试。静态测试时，在各输入端加入不同电平值，加高电平（一般接1千欧以上电阻到电源）、低电平（一般接地）后，

17、用数字万用表测量电路各主要点的电位，分析是否满足设计要求。动态测试时，在各输入端接入规定的脉冲信号，用示波器观察各点的波形，分析它们之间的逻辑关系和延时。除了调试电路的正常工作状态外，另外特别要注意调试初始状态、系统清零、预置等功能，检查相应的开关、按键、拨盘是否可靠，手感是否正常。五、总结与体会1、结果分析：当在主持人将开关S5A清零宣布抢答开始命令后，S1A、S2A、S3A先后将开关闭合后后，LED1亮，说明CD4042将1组的信号锁存 ，LED1亮，扬声器发出声响，主持人判别出第一组抢答成功，其他组的显示不亮，没有抢答成功（如图3-13）所示。从以上结论可以看出本电路的设计符合设计要求。2、总结这次设计培养了我运用所学理论知识和技能，分析解决计算机应用实际问题能力。 以及掌握设计计算机课题的思想和方法，树立严肃认真工作作风和调查研究、查阅技术文献、资料、手册及编写技术文献的能力。 同时在生产实践中所涉及的一些实践问题，又促使我带着疑问积极地探索。进行设计从知识技能的准备到心理的充分认识都具备了较好的基础。