实验一 一位二进制全加器设计实验(8页).doc

《实验一 一位二进制全加器设计实验(8页).doc》由会员分享，可在线阅读，更多相关《实验一 一位二进制全加器设计实验(8页).doc（8页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、-实验一 一位二进制全加器设计实验-第 8 页南昌大学实验报告学生姓名： 学 号： 专业班级： 中兴101 实验类型： 验证 综合 设计 创新 实验日期： 2012 9 28 实验成绩： 实验一 一位二进制全加器设计实验一实验目的（1）掌握Quartus II的VHDL文本设计和原理图输入方法设计全过程；（2）熟悉简单组合电路的设计，掌握系统仿真，学会分析硬件测试结果；（3） 熟悉设备和软件，掌握实验操作。二实验内容与要求（1）在利用VHDL编辑程序实现半加器和或门，再利用原理图连接半加器和或门完成全加器的设计，熟悉层次设计概念；（2）给出此项设计的仿真波形；（3）参照实验板1K100的引脚号

2、，选定和锁定引脚，编程下载，进行硬件测试。三设计思路一个1位全加器可以用两个1位半加器及一个或门连接而成。而一个1位半加器可由基本门电路组成。(1) 半加器设计原理能对两个1位二进制数进行相加而求得和及进位的逻辑电路称为半加器。或：只考虑两个一位二进制数的相加，而不考虑来自低位进位数的运算电路，称为半加器。图1为半加器原理图。其中：a、b分别为被加数与加数，作为电路的输入端；so为两数相加产生的本位和，它和两数相加产生的向高位的进位co一起作为电路的输出。半加器的真值表为表1 半加器真值表absoco 0000011010101101由真值表可分别写出和数so，进位数co的逻辑函数表达式为：

3、（1） （2）图1半加器原理图(2) 全加器设计原理除本位两个数相加外，还要加上从低位来的进位数，称为全加器。图2全加器原理图。全加器的真值表如下：表2全加器真值表cabcoso0000000101010010111010001101101101011111其中a为加数，b为加数，c为低位向本位的进位，co为本位向高位的进位，so为本位和。图2.全加器原理图四实现方法一：原理图输入法设计（自己独立完成）1. 建立文件夹建立自己的文件夹（目录），如c:myeda，进入Windows操作系统l QuartusII不能识别中文，文件及文件夹名不能用中文。2. 原理图设计输入打开Quartus II，

4、选菜单FileNew，选择“Device Design File-Block Diagram-Schematic File”项。点击“OK”,在主界面中将打开 “Block Editor”窗口。(1) 放置元件在原理图编辑窗中的任何一个空白处双击鼠标左键或单击右键,跳出一个选择窗，选择此窗中的Enter Symbol项输入元件，出现元件选择窗口。元件选择窗口窗口中Symbol Libraries:的路径c: Quartus2max2libprim下为基本逻辑元件库，双击之，在Symbol Files:下出现prim中的所有元件，选中你需要的元件（如：二与门，即and2）；或者在Symbol N

5、ame:中直接输入元件名称（and2），单击OK键。你需要的元件（and2）会出现在原理图编辑窗中。为了设计半加器，分别调入元件and2、not、xnor、input和output。l 如果安放相同元件，只要按住CTRL键，同时用鼠标拖动该元件。(2) 添加连线把鼠标移到引脚附近,则鼠标光标自动由箭头变位十字,按住鼠标左键拖动,即可画出连线。然后用鼠标分别在input和output的PIN-NAME上双击使其变黑色，再用键盘分别输入各引脚名：ain、bin、co和so。(3). 保存原理图单击FileSave as按扭,出现对话框,选择自己的目录（如c:myeda）、合适名称保存刚才输入的原理

6、图，原理图的扩展名为.bdf,本实验取名gate.bdf。如图3所示。图3 一位半加器图(4) 设置工程文件（Project）方法1 选择FileProjectSet Project to Current File，即将当前的设计文件设置成工程。方法2 如果设计文件未打开，选FileProjectName，然后在跳出的Project Name窗中找到c:myeda目录，在其File小窗口中双击gate.bdf文件。l 选择此项后可以看到窗口左上角显示出所设文件路径的变化。3. 选择目标器件单击AssignDevice，跳出Device窗口，此窗口的Device Family是器件序列栏，首先在

7、此栏中选定目标器件对应的序列名，如EPM7128S对应的是MAX7000S系列；EPF10K10对应的是FLEX10K系列等。根据实际情况完成器件选择后（本实验为Cyclone|系列的EP2C35F672C8），按OK键。l 应将此栏下方标有Show only Fastest Speed Grades的勾消去，以便显示出所有速度级别的器件。4. 编译（Compiler）单击QuartusIICompiler，跳出Compiler窗口，此编译器的功能包括网表文件的提取、设计文件的排错、逻辑综合、逻辑分配、适配（结构综合）、时序仿真文件提取和编程下载文件装配等。单击Start，开始编译！如果发现有

8、错，排除错误后再次编译。5. 包装元件入库。编译通过后，单击FileCreate Default Symbol,当前文件变成了一个包装好的自己的单一元件（半加器：gate），并被放置在工程路径指定的目录中以备后用。6. 用两个半加器及一个或门连接而成一位全加器我们将上述15步的工作看成是完成了的一个底层元件，并被包装入库。利用已做好的半加器gate，完成原理图输入、连线、引脚命名、器件选择、保存、项目设置、编译等过程，完成顶层项目全加器的设计。如图4所示。图4全加器的设计图l 半加器元件gate的调用与库元件的调用方法一样。l 以文件名aaa.bdf存在同一目录（c:myeda）中。以下步骤同

9、方法二：7. 仿真，测试项目的正确性8. 观察分析波形9. 时序分析五VHDL文本输入法设计1.试验程序（程序来源：自己独立编写）-全加器设计的文本输入法设计程序-设计人：邓小娇-2012年9月26日-1位二进制全加器顶层设计描述LIBRARY IEEE; ENTITY aaa IS PORT(ain,bin,cin:IN STD_LOGIC;-输入信号ain为加数，bin为加数，cin为低位向本位的进位 cout,sum:OUT STD_LOGIC); -输出信号：co为本位向高位的进位，-so为本位和END ENTITY aaa;-半加器描述：真值表描述方法LIBRARY IEEE; EN

10、TITY gate IS PORT(a,b:IN STD_LOGIC;-a为加数，b也为加数 co,so:OUT STD_LOGIC); - co为本位向高位进位，so为本位和END ENTITY gate;ARCHITECTURE ART4 OF gate ISSIGNAL abc:STD_LOGIC_VECTOR(1 DOWNTO 0);-定义标准逻辑位矢量数据类型 BEGIN abcso= 0;coso= 1;coso= 1;coso= 0;co NULL; END CASE; END PROCESS;END ARCHITECTURE ART4;-或门逻辑描述LIBRARY IEEE;

11、ENTITY or2a IS PORT(a,b:IN STD_LOGIC;-a .b 都为或门的输入 c:OUT STD_LOGIC);-c为或门的输出 END ENTITY or2a;ARCHITECTURE one OF or2a ISBEGINc ain,b=bin,co=d,so=e);-例化语句，=表示信号连接u2: gate PORT MAP(a=e,b=cin,co=f,so=sum);u3: or2a PORT MAP(a=d,b=f,c=cout);END ARCHITECTURE fd1;2.程序说明对于对数综合器来说,程序所列的全部程序可以同时输入相应的EDA 软件进行编

12、译，也能以单独的元件模块分别进行编辑、文件存档、编译和综合。程序中共有3 个独立的VHDL 设计模块即2 个元件模块和一个顶层设计模块aaa存档的文件名最好与对应的VHDL 程序的实体一致如可分别将它们取名为or2a.vhd gate.vhd和aaa.vhd。 程序的解析如下：(1) 作为文件说明部分由双横线“-” 引导了一段注释语句在VHDL 程序的任何一行中双横线“-”后的文字都不参加编译和综合(2) 实体or2a 语句段定义了或门or2a 的引脚信号a b (输入)和c (输出) 其结构体语句段描述了输入与输出信号间的逻辑关系，即将输入信号a b 相或后传给输出信号端c。由此实体和结构体

13、描述了一个完整的或门元件，这一描述可以进行独立编译、独立综合与存档，或被其它的电路系统所调用。(3) 实体gate 和结构体ART4 描述了一个如图1 所示的半加器,由其结构体的描述可以看到，它是由一个与非门、一个非门、一个或门和一个与门连接而成的，其逻辑关系来自于半加器真值表(表1)。(4) 在全加器接口逻辑即顶层文件的VHDL 描述中，根据图1右侧的1位二进全加器aaa 的原理图，其实体定义了引脚的端口信号属性和数据类型。其中，ain 和bin 分别为两个输入的相加位，cin 为低位进位输入，cout 为进位输出，sum为1位和输出。结构体fd1的功能是利用COMPONENT 和COMPO

14、NENT 例化语句将上面由两个实体or2a 和gate 描述的独立器件，按照图1全加器内部逻辑原理图中的接线方式连接起来。(5) 在结构体fd1中，COMPONENT END COMPONENT 语句结构对所要调用的或门和半加器两个元件作了声明(Component Declaration)，并由SIGNAL 语句定义了三个信号d、e和f作为中间信号转存点，以利于几个器件间的信号连接。接下去的PORT MAP( ) 语句称为元件例化语句(Component Instantiation)。所谓例化，在电路板上，相当于往上装配元器件；在逻辑原理图上，相当于从元件库中取了一个元件符号放在电路原理图上，

15、并对此符号的各引脚进行连线。例化也可理解为元件映射或元件连接，MAP 是映射的意思。例如由u2指示的语句表示将实体h_adder 描述的元件的引脚信号a、b、co和so分别连向外部信号e、cin、f、和sum符号=表示信号连接。(6) 由图1可见，实体f_adder 引导的逻辑描述也是由三个主要部分构成的，即库、实体和结构体。从表面上看来，库的部分仅包含了一个IEEE 标准库和打开的程序包但实际上从结构体的描述中可以看出，对外部的逻辑有调用的操作，这类似于对库或程序包中的内容作了调用。因此，库结构部分还应将上面的或门和半加器的VHDL描述包括进去，作为工作库中的两个待调用的元件。由此可见，库结

16、构也是VHDL 程序的重要组成部分。图5. VHDL设计基本结构一个相对完整的VHDL程序具有如图9所示的比较固定的结构。即首先是各类库及其程序包的使用声明，包括未以显式表达的工作库WORK 库的使用声明。然后是实体描述，在这个实体中含有一个或一个以上的结构体，而在每一个结构体中可以含有一个或多个进程，当然还可以是其它语句结构，例如其它形式的并行语句结构，最后是配置说明语句结构，这个语句结构在以上给出的示例中没有出现。配置说明主要用于以层次化的方式对特定的设计实体进行元件例化，或是为实体选定某个特定的结构体。一个相对完整的VHDL 程序设计构建称为设计实体。六VHDL文本输入法设计实验步骤1.

17、新建项目，选择项目文件夹，输入工程名称，添加文件（一般为空），选择芯片型号，选择仿真工具（一般为默认），最后生成项目。如下图：图6.选择编辑文件图7新建项目2.新建VHDL文件，输入设计语言，保存时要注意与工程文件名相同。如下图：图8新建VHDL文件3. 保存好后，进行综合编译，如果有错误，折回修改。如下图：图9综合编译4、（1） 新建一个.vwf文件，并将其设为仿真激励：菜单Assignments-Settings，在左侧选择Simulation Settings，选择这里的.vwf文件（2） 设置为功能仿真：菜单Assignments-Settings，在左侧选择Simulation Se

18、ttings，设置为Functional Simulation（3） 生成功能仿真网表：菜单Processing-Generate Functional Simulation Netlist（4） 开始仿真：菜单Processing-Start Simulation 如下图：图10 输入设置七仿真波形分析.如下图：cin 1ain 0bin 0 其他类似不在一一分析cout 0sum 1（5） 经过分析，可知仿真结果与真值表相同表3 真值表cinainbincoutsum0000000101010010111010001101101101011111因此，仿真正确。八硬件测试1.Assignm

19、ents-.device-图11 硬件选择引脚锁定，参照下载实验板1K100的引脚号说明书，选择适当的引脚，如下图：图12 引脚设置2.引脚锁定后，保存，必须重新进行一次全程编译，编译通过后才能编程下载。3.编程下载，用下载线将计算机并口和试验箱上的JTAG口接起来，接通电源。选择ToolsProgrammer菜单，打开programmer窗口。在mode中选中JTAG，将Program/Configure下的笑方框选中图13编程下载4在开始编程之前，必须正确设置编程硬件。点击“Hardware Setup”按钮，打开硬件设置口。图14设置编程硬件点击“Add Hardware”打开硬件添加窗

20、口，在“Hardware type”下拉框中选择“ByteBlasterMV or ByteBlaster II”，“Port”下拉框中选择“LPT1”，点击OK按钮确认，关闭Hardware Setup窗口，完成硬件设置。5、点击“Start”按钮，开始编程下载图15编程下载九硬件测试结果硬件测试：根据真值表，本次实验中，将ain, bin,cin 分别取的是开关k1,k2,k3而输出count,sum取的是LED1和LED2,它们会根据开关的不同设置而显示亮灭，如输入000，由于输出count、sum均为低电平，因此LED1和LED2均灭，输入001由于输入count、sum均为高电平，因

21、此LED1和LED2均亮，依据全加器真值表依次验证过后，结果与真值表相符合。试验成功！十试验心得现代电子设计是培养学生综合运用所学知识,发现,提出,分析和解决实际问题,锻炼实践能力的重要课程,可以学到很多很多的的东西，同时不仅可以巩固了以前所学过的知识，而且学到了很多在书本上所没有学到过的知识。通过这次实验使我懂得了理论与实际相结合是很重要的，只有理论知识是远远不够的，只有把所学的理论知识与实践相结合起来，从理论中得出结论，才能真正为社会服务，从而提高自己的实际动手能力和独立思考的能力。在设计的过程中遇到问题，可以说得是困难重重，这毕竟第一次做的，难免会遇到过各种各样的问题，同时在设计的过程中发现了自己的不足之处，对以前所学过的知识理解得不够深刻，掌握得不够牢固通过这次课程设计之后，一定把以前所学过的知识重新温故。这次课程设计终于顺利完成了，在设计中遇到了很多问题，最后在老师的辛勤指导下，同学的帮助下终于迎刃而解。我表示非常感谢！在以后的学习过程中我将更努力迎接！十一.参考资料1 EDA技术与VHDL（第二版） 潘松、黄继业 清华大学出版社2 EDA技术与VHDL 徐志军、王金明、尹延辉 电子工业出版社3 EDA实验指导书 丁杰 朱启标