基于Allegro_SPB的八路抢答器电路板的设计与仿真毕业论文(12页).doc

《基于Allegro_SPB的八路抢答器电路板的设计与仿真毕业论文(12页).doc》由会员分享，可在线阅读，更多相关《基于Allegro_SPB的八路抢答器电路板的设计与仿真毕业论文(12页).doc（12页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、-基于Allegro_SPB的八路抢答器电路板的设计与仿真毕业论文-第 8 页 学 年 论 文基于Allegro SPB的八路抢答器电路板的 设计与仿真Based on the Allegro SPB Eight-channel responder circuit board design and simulation【摘要】介绍了数码显示八路抢答器电路的组成、设计及功能，电路采用74系列常用集成电路进行设计。该抢答器除具有基本的抢答功能外，还具有定时、计时和报警功能。主持人通过时间预设开关预设供抢答的时间，系统将完成自动倒计时。若在规定的时间内有人抢答，则计时将自动停止；若在规定的时间内无人

2、抢答，则系统中的蜂鸣器将发响，提示主持人本轮抢答无效，实现报警功能，若超过抢答时间则抢答无效。该抢答器主要运用到了编码器，译码器和锁存器：它采用74LS148来实现抢答器的选号，采用74LS279芯片实现对号码的锁存，采用74LS192实现十进制的减法计数，采用555芯片产生秒脉冲信号来共同实现倒计时功能，采用74LS121单稳态芯片来实现报警信号的输出。通过课程设计提高和巩固了所学的专业知识，以及知识的综合应用和焊接技术。【关键词】抢答器 编码 译码 定时 报警 Abstract Introduces digital display, design and function of eight

3、 Responder circuit, circuit using 74 series of common integrated circuit design. The responder addition to a basic function, also has the timing, timing and alarm function. The default host for switching the default answer time by time, the system will complete the automatic countdown. If the stipul

4、ated time someone vies to answer first, then the time will automatically stop; if nobody answer the question on time, the system will send the buzzer rang, indicating that the host this contest null and void, realize alarm function, if more than the answer answer invalid time.The responder is used m

5、ainly to the encoder, decoder and latch: it uses 74LS148 to achieve Responder selection, the number of latches using 74LS279 chip, using 74LS192 to achieve the subtraction counting decimal, using 555 chip to produce the second pulse signal to realize the countdown function, to achieve the output ala

6、rm signal using 74LS121 monostable chip.Through courses designed to enhance and consolidate the knowledge of professional knowledge, as well as the synthesis and application of knowledge of welding technology. keywords Responder coding decoding timing alarm 目 录引 言1一 八路抢答器设计与要求2二 八路抢答器电路原理和设计22.1 八路竞

7、赛抢答器原理22.1.1 八路竞赛抢答器电路框图2 2.2.1 抢答电路3 2.2.3 报警电路6 2.2.4 时序控制电路62.3 电路设计仿真8三 主要芯片介绍93.1 74LS148芯片93.2 74LS279芯片103.3 74LS121芯片113.4 74LS48芯片12四 电路实验与调试144.1 焊接144.2 静态检测154.3 动态调试154.4 调试中出现的问题与解决154.5 Cadence软件的介绍15五 设计总结16参考文献17附录 八路抢答器整体电路图18引 言进入21世纪越来越来多的电子产品出现在人们的日常生活中，例如学校和电视台等单位常举办各种智力竞赛, 抢答记

8、分器是必要设备。过去在举行的各种竞赛中我们经常看到有抢答的环节，举办方多数采用传统的方法让选手通过举答题板的方法判断选手的答题权，这在传统方法在某种程度上会因为主持人的主观误断造成比赛的不公平性。于是人们开始寻求一种能不依人的主观意愿来判断的设备来规范比赛。因此，为了克服这种现象的发生人们利用各种资源和条件设计出很多的抢答器，从最初的简单抢答按钮，到后来的显示选手号的抢答器，再到现在的数显抢答器，其功能在一天的趋于完善不但可以用来倒计时抢答，还兼具报警，计分显示等等功能，有了这些更准确地仪器使得我们的竞赛变得更加精彩纷呈，也使比赛更突显其公平公正的原则。今天随着科技的不断进步抢答器的制作也更加

9、追求精益求精，人们摆脱了耗费很多元件仅来实现用指示灯和一些电路来实现简单的抢答功能，使第一个抢答的参赛者的编号能通过指示灯显示出来，避免不合理的现象发生。但这种电路不易于扩展，而且当有更高要求是无法实现，例如参赛人数的增加。随着数字电路的发展，数字抢答器诞生了，它易于扩展，可靠性好，集成度高，而且费用低，功能更加多样话，是一种高效能的产品。而如今在市场上销售的抢答器大多采用可编程逻辑元器件，或利用单片机技术进行设计，本次设计主要利用常见的74LS系列集成电路芯片和555芯片，并通过划分功能模块进行各个部分的设计，最后完成了八路智力竞赛抢答器的设计。一 八路抢答器设计与要求抢答器同时供8名选手或

10、8个代表队比赛，分别用8个按钮18表示。设置一个系统清除和抢答控制开关S，该开关由主持人控制。 抢答器具有锁存与显示功能，即选手按动按钮，锁存相应的编号，并在LED数码管上显示。同时扬声器发出报警声响提示。选手抢答实行优先锁存，优先抢答选手的编号一直保持到主持人将系统清除为止。抢答器具有警报抢答开始于结束功能。当主持人启动“开始”键后，蜂鸣器发出短暂的声响，声响持续的时间0.5秒左右。参赛选手开始进行抢答，抢答有效，蜂鸣器再次发出短暂的声响，并在显示器上显示选手的编号，并保持到主持人将系统清除为止。当主持人启动“复位”键后，蜂鸣器再次发出短暂的声响，显示器熄灭。二 八路抢答器电路原理和设计 2

11、.1 八路竞赛抢答器原理2.1.1 八路竞赛抢答器电路框图 图2.1.1 抢答器工作框图 如图所示电路包括主体电路和扩展电路两部分。其中主体电路完成基本的抢答功能，即主持人按下控制开关后，当选手按动抢答键时，数码管显示选手编号，同时封锁输入电路，其他选手抢答无效。扩展电路完成定时抢答的功能以及报警功能。图2.2所示电路的工作过程是：接通电源后，主持人将控制开关置于“清除”处，此时抢答器处于禁止状态，选手不能进行抢答，定时显示器显示设定的时间（30s），当主持人将控制开关置于 “开始”时，扬声器发出声响，抢答器处于工作状态，同时定时器开始倒计时。 2.2 八路竞赛抢答器电路设计2.2.1 抢答电

12、路参考电路如图3.2.1所示。该电路完成两个功能：一是分辨出选手按键的先后，并锁存优先抢答者的编号，同时译码显示电路显示编号；二是禁止其他选手按键操作无效。工作过程：开关S置于复位端时，RS触发器的 端均为，个触发器输出置，使74LS148的 ，使之处于工作状态。当开关S置于开始时，抢答器处于等待工作状态，当有选手将键按下时（如按下5），74LS148的输出 经RS锁存后，1Q=1, =1,74LS48处于工作状态，QQQ=101,经译码显示为。此外，1，使74LS148 ，处于禁止状态，封锁其他按键的输入。当按键松开即按下时，74LS148的 此时由于仍为，使 ，所以74LS148仍处于禁止

13、状态，确保不会出二次按键时输入信号，保证了抢答者的优先性。如有再次抢答需由主持人将开关重新置于“复位”端，然后再进行下一轮抢答。74LS148为线线优先编码器。 图3.1.1 抢答电路2.2.2 定时电路74LS48的7，6，2，3引脚接受来自74LS192的输出信号并把它译码 显示在数码管上。74LS192的9，10，11，15引脚完成时间设定功能，本设计要求定时30秒，所以把左边的芯片的1，15引脚接高电位，期于的全接低位，使的初始时间设定为30秒。555芯片完成产生秒脉冲的功能。工作过程为：抢答开始前，74LS192的置数端为低电位，处于初始状态，数码管显示为30，5引脚接高电位。抢答开

14、始后，秒脉冲冲推动右边的芯片开始倒记时，同时右边芯片产生的信号做为左边芯片的CP信号推动左边的芯片倒记时，完成十进制的倒记时功能。当有人抢答后1Q的输出为1，经过非门后变为0，通过与门屏蔽了秒信号，停止记时，完成显示抢答时间的功能。当记到了30秒时，左边的芯片产生的定时到信号输出为低电位，也屏蔽了秒信号，使得数码管显示为00。 图2.2.1定时电路2.2.3 报警电路 由555定时器和三极管构成的报警电路如图3.2.2所示： 图3.2.2 报警电路其中555构成多谐振荡器，振荡频率为：f0=1/(R1+2R2)*C*ln2=1.43/(R1+2R2)*C其输出信号经三极管推动扬声器。PR为控制

15、信号，当PR为高电平时，多谐振荡器工作，反之，电路停振不再工作。2.2.4 时序控制电路 时序控制电路是抢答器设计的关键，它要完成以下三项功能： 主持人将控制开关拨到“开始”位置时，扬声器发声，抢答电路和定时电路进入正常抢答工作状态，当参赛选手按动抢答键时，扬声器发声，抢答电路和定时电路停止工作。 当设定的抢答时间到，无人抢答时，扬声器发声，同时抢答电路和定时电路停止工作。根据上面的功能要求以及图3.2.1和图3.2.2，设计的时序控制电路如图3.2.3所示： 图3.2.3 时序控制电路 图中，门G1的作用是控制时钟信号CP的放行与禁止，门G2的作用是控制74LS148的输入使能端ST。图3-

16、4（a）的工作原理是：主持人控制开关从“清零”位置拨到“开始”位置时，来自于图3-1中的74LS279的输出CTR=0，经G3反相，A=1，则从555输出端来的时钟信号CP能够加到74LS192的CPD时钟输入端，定时电路进行递减计时，在定时时间未到时，来自于图3-2的74LS192的借位输出端BO2=1，门G2的输出ST=0，使74LS148处于正常工作状态，从而实现功能的要求；当选手在定时时间内按动抢答键时，CTR=1，经G3反相，A=0，封锁CP信号，定时器处于保持状态，门G2的输出ST=1，74LS148处于禁止工作状态，从而实现功能的要求；当定时时间到时，来自于图3-2的74LS19

17、2的借位输出端BO2=0，门G2的输出ST=1，74LS148处于禁止工作状态，禁止选手进行抢答，门G1同时处于关门状态，封锁CP信号，使定时电路为00状态，从而实现功能的要求，74LS121用于控制报警电路及发声的时间。 2.3 电路设计仿真 图2.3.1 仿真电路在图2.3.1中18为选手编号，space为主持人开关，当主持人打下开关后，选手开始抢答，谁优先按下抢答器，在右边的数码管就会显示出相应的数字，同时led灯亮起。通过对主体电路图的仿真检验，结果符合设计要求，确定主电路设计是没有问题。三 主要芯片介绍 3.1 74LS148芯片 74LS148为8线3线优先编码器，74LS148将

18、8条数据线（07）进行3线(4-2-1)二进制（八进制）优先编码，即对最高位数据线进行译码。利用选通端（EI）和输出选通端（EO）可进行八进制扩展。管脚图如下： 图4.1.1 74LS148管脚图引出端符号：07编码输入端(低电平有效)EI选通输入端(低电平有效)A0、A1、A2编码输出端(低电平有效)GS宽展端(低电平有效)EO选通输出端功能表： 图4.1.2 74LS148真值表说明：H高电平L低电平X任意 3.2 74LS279芯片 74LS279为四个-锁存器。四个锁存器中有2个具有2个置位端（1,2）。当为低电平，为高电平时，输出端Q为高电平。当为高电平，为低电平时，Q为低电平。当和

19、均为高电平时，Q被锁存在已建立的电平。当和均为低电平时，Q为不稳定的高电平状态。对1和2，的低电平表示1和2只要有一个为低电平，的高电平表示1和2均为高电平。引出端符号：1Q4Q输出端1/4置位端（低电平有效）14复位端（低电平有效）外部管腿图： 图4.2.1 74LS279 管脚图 图4.2.2 74LS279 真值表说明：H高电平 L低电平 3.3 74LS121芯片 74LS121 为具有施密特触发器输入的单稳态触发器正触发输入端（B）采用了施密特触发器，因此，有较高的抗扰度，典型值为 1.2V。又由于内部有锁存电路，故对电源 VCC也有较高的抗扰度，典型值为 1.5V。54/74121

20、 经触发后，输出（Q、/Q）就不受输入（A1、A2、B）跳变的影响，而仅与定时元件（CEXTRT）有关。在全温度和VCC范围内，输出脉冲宽度为：TWQCEXTRTln20.7 CEXTRT。如果R1选用最大推荐值，占空比可高达 90。由于内部补偿作用，使输出脉冲宽度的稳定性与温度和 VCC无关，而仅受外接定时元件精度的限制。管脚图如下： 图4.3.1 74LS121 引脚图引出端符号： Cext 外接电容端 Q 正脉冲输出端 负脉冲输出端 Rext/Cext 外接电阻/电容端 Rint 内电阻端 B 正触发输入端A1、A2 负触发输入端74LS121真值表 图4.3.2 74LS121 真值表

21、 3.4 74LS48芯片 74LS48 为有内部上拉电阻的 BCD七段译码器/驱动器，输出端（YaYg）为高电平有效，可驱动灯缓冲器或共阴极 VLED。当要求输出 015 时，消隐输入（BI）应为高电平或开路，对于输出为 0 时还要求脉冲消隐输入（RBI）为高电平或者开路。当BI为低电平时，不管其它输入端状态如何，YaYg均为低电平。当RBI和地址端（A0A3）均为低电平，并且灯测试输入端（LT）为高电平时，Ya Yg为低电平，脉冲消隐输出（RBO）也变为低电平。当BI为高电平或开路时，LT为低电平可使YaYg均为高电平。48 与 248 的引出端排列、功能和电特性均相同，差别仅在显示 6

22、和 9,248 所显示的6和 9 比 48 多出上杠和下杠。74LS48 引脚图如下： 图4.4.1 74LS48 引脚图 图4.4.2 74LS48 真值表四 电路实验与调试 4.1 焊接通过实验原理图进行实物焊接，焊接时能深刻体会到焊接工艺的重要性：各个芯片的引脚功能不能混淆，必须了解各个芯片的使用方法，内部结构以及使用时的注意事项，该接电源的一定要接电源，该接地的一定要接地，且不能有悬空。同时在电路板上要预先确定电源的正负端，便于区分及焊接。正确焊接各芯片个管脚连接必须查阅各种资料并记录，以确保在焊接过程和调试过程中芯片不被烧坏，同时确保整个电路的正确性。在焊接完后每块芯片都用万用表检测

23、，看是否有短接等，还有焊接时要尽量使布线规范清晰明了，这样才有利于在调试过程中检查电路。 4.2 静态检测 根据电路原理图，利用万用表进行通路检查，如检查各模块电源是否接通，地是否相通，电源与地是否出现短接，各模块是否有原理图上的通路；确定无误后加电检查。 4.3 动态调试接通电源后，主持人将开关拨到清除状态，抢答器处于禁止状态，编号显示器灭灯，定时器显示设定时间；主持人将开关置“开始”状态，宣布开始抢答器工作，扬声器给出声响提示。选手开始抢答，抢答完成：优先判断、编号锁存、编号显示、扬声器提示。当一轮抢答之后，禁止二次抢答、数码管显示数字。如果再次抢答必须由主持人再次操作清除和开始状态开关。

24、 4.4 调试中出现的问题与解决 （1） 显示电路不稳定问题在完成电路的焊接进入调试阶段时发现抢答器数码管显示选手编号不稳定。主要表现在单选手按下抢答键后数码管显示的不是选手当前号码。因此着手对电路进食检查，首先检查数码管看是否是关节焊接错误，后又检查电路各个芯片管脚接错均未发现问题，最后发现当触动某按键连线时显示正常由此判断可能是因为出现了虚焊，遂将电路各焊点又仔细焊接了一遍，此时电路显示正常。（2） 控制开关无法控制电路在调试是发现当按下主持人开关时电路断电，当松开后数码管显示始终为7，经过一个多小时对电路用万用表逐个检查，发现是开关触焊接错误，通过改正焊接后电路能正常工作。（3）数码管不

25、能正常倒计时在进入定时电路调试时，发现数码管不能正常倒计时，出现乱码。对这问题我们检查了芯片是否完好，电路界限是否正确均未发现问题，后发现是由于在焊接时焊线有些地方出现部分短接，于是就将焊线重新理清，数码管也能正常工作了。 4.5 Cadence软件的介绍 电子产品开发的趋势正朝高速、高集成度及小型化方向发展，由此也带来了一系列的信号完整性、电源完整性和EMI的问题。硬件电路设计的难度越来越大，设计过程中必须对电路板的各种参数，如线宽、线距、走线长度及线长匹配等问题进行控制。以往仅凭经验即可设计出符合要求的产品，而现在工程师们不得不借助更高性能的EDA工具来对电路板的各种参数进行量化处理，熟悉

26、高性能EDA软件已成为硬件设计工程师的必备技能之一。Cadence Allegro软件是目前高端PCB设计领域最流行的EDA工具之一，由于其功能强大，所以众多知名企业都将其视为必备工具。在此软件中我们可以学习到原理图元件库开发、原理图绘制、原理图编辑及后处理、PCB零件库开发、PCB布局、约束设计、PCB布局、PCB布线、铺铜，以及最后的光绘文件的输出等。Cadence SPB 15.7系统互联设计平台使用协同设计方法来设计高性能的集成电路，以及封装和印制电路板的互联，从而降低成本并加快产品上市时间。该平台能够跨集成电路、封装和PCB协同设计高性能互联，应用其协同设计方法，电路设计工程师可以迅

27、速优化I/O缓冲器之间和跨集成电路、封装和PCB的系统互联，从而避免硬件返工并降低硬件成本和缩短设计周期。约束驱动的设计流程包括的高级功能用于设计捕捉、信号完整性和物理实现。由于它还得到了Cadence Encounter与Virtuoso平台的支持，所以Cadence SPB 15.7系统互联设计平台的协同设计方法使得高效的设计链协同成为现实。 五 设计总结通过本次学年论文的设计我数字电路有了设计中有了更深入的理解,在设计中将理论与实践有机地结合，既考查了我们对理论知识的掌握程度，又反映了我们实际动手能力，更主要的是考查了我们对知识的综合运用以及创新设计思维能力，在以往的传统的学习模式下，我

28、们可能会记住很多的书本知识，但是通过实训，我们学会了如何将学到的知识转化为自己的东西，学会了怎么更好的处理知识和实践相结合的问题。总之,在这次实验制作中，我体会到制作的过程是先苦后甜的，只有潜下心来用心去做，才做得又快有对。当你早其他同学做完时，那是很愉悦的。体会到了乐趣，我们就更愿意自己动手去做东西，这应该就是这门专业的乐趣吧! 参考文献1555定时器原理及实用电路集锦杨兆选编著,天津大学出版社,1989年2康华光,邹寿彬.电子技术基础数字部分（第四版）M. 北京:高等教育出版05144-146.162-163.3王松武,于鑫，武思君.电子创新设计与实践M. 国防工业出版2005,112-114.4阎石，数字电子技术基础,北京.高等教育出版社，2006：58625周常森.电子电路计算机仿真技术.山东科学技出版社6王毓银.数字电路逻辑设计（第三版）.高等教育出版社.1999附录 八路抢答器整体电路图