液晶显示实验(11页).doc

《液晶显示实验(11页).doc》由会员分享，可在线阅读，更多相关《液晶显示实验(11页).doc（11页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、-液晶显示实验-第 11 页 4.6 液晶显示实验4.6.1 实验目的 1. 学习复杂数字系统的设计方法； 2. 学习16*2字符型液晶显示器的基本原理； 3. 掌握液晶显示控制器的设计方法。4.6.2 实验设备 PC微机一台，TD-EDA实验箱一台，SOPC开发板一块。4.6.3 实验内容 液晶显示器（LED）由于体积小、质量轻、功耗小等优点，已成为各种便携式电子产品的理想显示器。液晶显示器从其显示的内容可分为字段型、点阵字符型和点阵图形式三种。点阵字符型液晶显示器式专门用于显示数字、字母、图形符号及少量自定义符号的显示器。这类显示器把LED控制器、点阵驱动器全部坐在一块印刷电路板上，构成便

2、于应用的液晶 显示器模块。 字符型液晶显示模块在国际上已经规范化，控制器主要有KS0066(三星公司产品)、HD44780(日立公司产品)、SED1278(EPSON公司产品)。EDA实验系统使用的液晶模块使用的是HD44780控制器。HD44780控制器的指令如表4-6-1所示。1. 清屏（）指令格式代码：功能：将空码（）写入的全部个单元。将地址指针计数器闪烁归位，设置输入方式参数。该指令多用于商店是或更新全部显示内容是。在使用该指令前腰确认的当前内容是否有用。归位（）格式 代码：功能：该指令将地址指针计数器清零。执行该指令的效果有：将光标或闪烁位返回到显示屏的座上第一字符位上，即地址单元位

3、置，这是因为光标和闪烁位都是以地址指针计数器当前值定位的。如果画面一滚动，则撤销滚动效果，将画面拉回到位。输入方式设置（）格式：代码：功能：该指令设置了显示字符的输入方式，即在计算机读写或后，地址的计数器的修改方式，反映在显示效果上，当写入一个字符后画面或光标的移动，该指令的两个参数位和确定了字符的输入方式。表示计算机读写或的数据后，地址指针计算器的修改方式。由于光标位置也是由值确定，所以也是光标移动的方式。为减一计数器，光标左移一个字符位。为加一计数器，光标右移一个字符位。表示在写入字符好似，是否允许显示画面的滚动禁止滚动允许滚动且显示画面向右滚动一个字符且显示画面向左滚动一个字符综合而论，

4、该指令可以实现四种字符的输入方式，如表所示。显示状态设置（）模式：代码：功能：该指令控制着画面，光标即闪烁的开与关，该指令有伞个状态，这三个状态为分别为控制着画面，光标和闪烁的显示状态。画面显示状态位。当时位开显示，当时位光标消失，光标位底线形式（点阵），出现在第八行或第十一行上，光标的位置由地址指针计数器确定，并随其变动而移动。当值超出了画面的显示范围，光标将随之消失。闪烁显示状态位当时为闪烁启动，当时为闪烁禁止，闪烁是指一个字符位交替进行正常显示态和全亮显示态。闪烁频率在控制器工作频率为时为。闪烁位置通光标一样瘦地址指针计数器的控制。闪烁出现在有字符或光标显示的字符段位时，正常显示态为当前

5、字符或光标的显示；全亮显示态为该字符位所有点显示。这种闪烁方式可以设计成光标，如同计算机上块状光标闪烁显示付的效果。该指令代码的功能如表所示。光标或画面滚动（）格式：功能：该指令将产生画面或光标向左或向右滚动一个字符位。如果定时间地执行该指令将产生画面或光标地平滑滚动。画面的滚动式在一行内连续循环进行的，也就是说一行的第一单元与最后一个单元连接起来，形成了闭环式的滚动。当未开光标显示时，执行画面滚动指令时不修改地址指针计数器值；当有光标显示时，由于执行任意一条滚动指令时都将使光标产生位移，所以地址指针计数器都需要被修改。光标的滚动式在内全程进行的。它不是一行显示还是两行显示。滚动对象的选择画面

6、滚动光标移动滚动方向的选择向右滚动向左滚动该指令代码的功能如表所示。该指令输入方式设置指令都可以产生光标或画面的滚动，区别在于该指令专用于滚动功能，执行一次，显示呈现一个滚动效果；而输入方式设置指令仅是完成了一种字符输入方式的设置，仅在计算机对等进行操作室在能产生滚动的效果。工作方式设置（）格式：功能：该指令赊着了控制器的工作方式，包括有控制器与计算机的接口形式和控制器显示驱动的占空比系数等。该指令由三个参数，和。他们的作用是：设置数据总线为位长度，即有效设置数据总线为位长度，即有效。该方式下位指令代码和数据将按先高位后低位的顺序分两次传送设置显示的字符行数位一行字符行位两行字符行设置显示的字

7、符行数为点阵字符体为点阵字符体和的组合设置了控制器的确定占空比系数。如表所示。该指令是字符型液晶显示控制器的初始化设置指令，也是唯一的软件复位指令。虽然具有复位电路，但为了可靠地工作，要求计算机在操作时首先对其进行软件复位。也就是说在控制字符型液晶显示模块工作是首先腰进行的软件复位。地址设置（）格式：功能：该指令将位的地址写入地址指针计数器内，随后计算机对数据的操作是对的读写操作。地址设置（）格式：功能：该指令将位的地址写入地址指针计数器内，随后计算机对数据的操作是对的读写操作。读“忙”标志和地址指针值（）格式：功能：计算机对指令寄存器通道读操作（，）时，将读出此格式的“忙”标志值和位地址指针

8、计数器的当前值。计算机随时都可以对读“忙”操作。值反映的接口状态。计算机在对每次操作时首先都要读值判断的当前接口状态，仅有在时计算机才可以向写指令代码或显示数据和从读出显示数据，计算机读出的地址指针及诉求当前值可能是地址也可能是的地址，着取决与最近一次计算机向写入的是哪类地址。写数据（）计算机向数据寄存器通道写入数据，根据当前地址指针计数器值得属性及数值将该数据送入相应的存储器内的所指的单元里。如果只为地址指针，则认为写入的数据位字符代码并送入内所指的单元里；如果值为的地址指针，则认为写入的数据时自定义字符的字模数据并送入内所指的单元里。所以计算机在写数据操作之前要先设置地址指针或人为的确认地

9、址指针的属性及数值。在写入数据后地址指针计数器将根据最近设置的输入方式自动修改。由此可知，计算机在写数据操作之前要做两项工作，其一是设置或确认地址计数器值的属性及数值，以保证所写数据能够正确性；其二是设置或确认输入方式，以保证连续写入数据时值的修改方式符号要求。读数据（）在的内部运行时序的操作下，地址指针技术区的每一次修改，包括新的值得写入，光标滚动以为所引起的值的修改或由计算机读写数据操作后所产生的值得修改，都会把当前所指党员的内容送到接口部数据输出寄存器内，供计算机读取。如果值为地址指针，则认为接口部数据输出寄存器的数据为内所指单元的字符代码；如果值为的地址指针，则认为数据输出寄存器的数据

10、是内随之单元的自定义字符的字模数据。计算机的读数据是从数据寄存器通道中数据输出寄存器读取当前所存放的数据。所以计算机在首次读数据操作之前需要重新设置一次地址指针值，或用光标滚动指令将地址指针计数器值修改到所需的地址上，然后进行的读数据操作将能获得所需的数据。在读取数据后地址指针计数器的将根据最近设置的输入方式自动修改。由此可知，计算机在读数据操作之前要有两项工作，其一是设置或确认地址计数器值的属性及数值，以保证所写数据能够正确性；其二是设置或确认输入方式，以保证连续读取数据时值的修改方式符号要求。控制器的接口时序位时序，其特点是读写操作时序是由使能信号完成。信号时正脉冲信号，部操作室位低电平状

11、态，操作时产生一个正脉冲。在读操作时信号在高电平时，控制器将所需数据送入数据总线上，供据算计读取；在写操作时，信号的下降沿处将数据总线上的数据写入控制器接口部的寄存器内。控制器对读写操作的识别是判断信号端上的电平状态，为读操作选择，为写操作选择。信号的宽度要大于信号的宽度才能保证计算机的操作正确。信号时控制器识别数据总线上的数据上属于质量代码还是属于显示数据。选通质量寄存器通道，数据总线传输的事质量代码或标志位；选通数据寄存器通道，数据总线传输的是显示数据或自定义字符的字模数据。本实验使用实验系统的液晶单元，设计一个液晶接口模块，控制动态左循环显示字符窜“”。液晶接口模块由三个单元组成：时钟控

12、制模块主要为系统提供时钟源和产生使能信号，考虑到动态左移显示时人眼能够方便的观察，时钟控制模块的输入时钟频率宜采用；字符数据模块位系统提供显示字符，限于篇幅，书中省略了部分字符，读者可参照字符表；逻辑控制模块实现的控制命令，采用状态机的描述方式实现的控制功能。其顶层原理图如图所示、实验步骤运行软件，分别建立新工程，选择菜单，创建描述语言设计文件，分别编写、时钟控制模块的源程序如下：LIBRARYIEEE；USEIEEESTDLOGIC1164ALL；ENTUTYCLKCONISPORT（CLOCK：INSTDLOGIC；ENABLE：OUTSTD_LOGIC；_CLOCK信号下降沿的二分频信号

13、OUTCLK：OUTSTDLOGIC）；信号上升沿的二分频信号ENDENTITYCLKCON；ARCHITECTURNBEHVOFCLKCONISCOMPONENTDFFPORT（D：INSTDLOGIC；CLK：INSTDLOGIC；Q：OUTSTDLOGIC）；ENDCOMPONENT；SIGNALSIG1，SIG2，SIG3：STDLOGIC；BEGINSIG1NOTSIG2；SIG3NOTCLOCK；OUTCLKSIG2；MYDFF1：DFFPORTMAP（D=SIG1，CLKCLOCK，QSIG2）；：DFFPORTMAP（D=SIG2，CLKSIG3，QENABLE）；ENDARC

14、HITECTURNBEHV；字符数据模块的源程序如下：LIBRARYIEEE；USEIEEESTDLOGIC1164ALL；USEIEEESTDLOGICARITHALL； ENTITY CHAR_RAM IS PORT(ADDRESS:IN STD_LOGIC_VECTOR(5 DOWNTO 0); DATA :OUT STD_LOGIC_VECTOR(7 DOWNTO 0); END ENTITY CHAR_RAM; ARCHITECTURE BEHV OF CHAR_RAM IS FUNCTION CHAR_TO_INTEGER(INDATA:CHARACTER)RETURN INTEG

15、ER IS VARIABLE RESULT:INTEGER RANGE 0 TO16#7F#;-数据的范围为07FH BEGIN CASE INDATA IS WHEN =RESULT:=16#20#; WHEN!=RESULT:=16#21#; WHEN#=RESULT:=16#23#; WHEN$=RESULT:=16#24#; WHEN%=RESULT:=16#25#; WHEN&=RESULT:=16#26#; WHEN=RESULT:=16#27#; WHEN(=RESULT:=16#28#; WHEN)=RESULT:=16#29#; WHEN.=RESULT:=16#2E#; W

16、HENA=RESULT:=16#41#; WHENB=RESULT:=16#42#; WHENC=RESULT:=16#43#; WHEND=RESULT:=16#44#; WHENE=RESULT:=16#45#; WHENT=RESULT:=16#54#; WHENU=RESULT:=16#55#; WHENV=RESULT:=16#56#; WHENW=RESULT:=16#57#; WHENX=RESULT:=16#58#; WHENY=RESULT:=16#59#; WHENZ=RESULT:=16#5A#; WHENa=RESULT:=16#61#; WHENb=RESULT:=1

17、6#62#; WHENc=RESULT:=16#63#; WHENd=RESULT:=16#64#; WHENe=RESULT:=16#65#; WHENi=RESULT:=16#6C#; WHENm=RESULT:=16#6D#; WHENn=RESULT:=16#6E#; WHENo=RESULT:=16#6F#; WHENp=RESULT:=16#70#; WHENq=RESULT:=16#71#; WHENr=RESULT:=16#72#; WHENs=RESULT:=16#73#; WHEN OTHRES=RESULT:=16#20#; END CASE； RETURN RESULT

18、; END FUNCTION; BEGIN PROCESS(ADDRESS) BEGIN CASE ADDRESS IS WHEN000000=DATADATADATADATADATADATADATADATADATADATADATADATADATADATADATADATADATADATADATADATADATADATADATADATADATA=CONV_STD_LOGIC_VECTOR(CHAR_TO_INTEGER( ),8); END CASE; ENDPROCESS; END ARCHITECTURN BEHV;4.逻辑控制模块LOGIC_CON的VHDL源程序如下： LIBRARY I

19、EEE; USE IEEE STD_LOGIC_1164.ALL; PACKGE CONTROL IS CONSTANT IDLE :STD_LOGIC_VECTOR(10 DOWNTO 0):=00000000000; CONSTANT CLEAR :STD_LOGIC_VECTOR(10 DOWNTO 0):=00000000001; CONSTANT RETURNCURSOR :STD_LOGIC_VECTOR(10 DOWNTO 0):=00000000010; CONSTANT SETMODE :STD_LOGIC_VECTOR(10 DOWNTO 0):=00000000100;

20、CONSTANT SWITCHMODE :STD_LOGIC_VECTOR(10 DOWNTO 0):=00000001000; CONSTANT SHIFT :STD_LOGIC_VECTOR(10 DOWNTO 0):=00000010000; CONSTANT SETFUNCTION :STD_LOGIC_VECTOR(10 DOWNTO 0):=00000100000; CONSTANT SETCGRAM :STD_LOGIC_VECTOR(10 DOWNTO 0):=00001000000; CONSTANT SETDDRAM :STD_LOGIC_VECTOR(10 DOWNTO

21、0):=00010000000; CONSTANT READFLAG :STD_LOGIC_VECTOR(10 DOWNTO 0):=00100000000; CONSTANT WRITERAM :STD_LOGIC_VECTOR(10 DOWNTO 0):=01000000000; CONSTANT CUR_INC :STD_LOGIC:=1; CONSTANT CUR_DEC :STD_LOGIC:=0; CONSTANT CUR_SHIFT :STD_LOGIC:=1; CONSTANT CUR_NOSHIFT :STD_LOGIC:=0; CONSTANT OPEN_DISPLAY :

22、STD_LOGIC:=1; CONSTANT CLOSE_DISPLAY :STD_LOGIC:=0; CONSTANT OPEN_CUR :STD_LOGIC:=1; CONSTANT CLOSE_CUR :STD_LOGIC:=0; CONSTANT RAY_CUR :STD_LOGIC:=1; CONSTANT BLANK_CUR :STD_LOGIC:=0; CONSTANT SHIFT_DISPLAY :STD_LOGIC:=1; CONSTANT SHIFT_CUR :STD_LOGIC:=0; CONSTANT RIGHT_SHIFT :STD_LOGIC:=1; CONSTAN

23、T LEFT_SHIFT :STD_LOGIC:=0; CONSTANT DATAWIDTH8 :STD_LOGIC:=1; CONSTANT DATAWIDTH4 :STD_LOGIC:=0; CONSTANT TWOLINE :STD_LOGIC:=1; CONSTANT ONELINE :STD_LOGIC:=0; CONSTANT FONT5_10 :STD_LOGIC:=1; CONSTANT FONT5_7 :STD_LOGIC:=0; END CONTROL; LIBRARY IEEE; USE IEEE STD_LOGIC_1164.ALL; USE IEEE STD_LOGI

24、C_ARITH.ALL; LIBRARY WORK; USE WORK CONTROL.ALL; ENTITY LOGIC_CONS ISPORT(CLOCK:IN STD_LOGIC; RESET:IN STD_LOGIC； DATA_IN: IN STD_LOGIC_VECTOR(7 DOWNTO 0); RS: OUT STD_LOGIC; RW: OUT STD_LOGIC; DATA:OUT STD_LOGIC_VECTOR(1 DOWNTO 0); CHAR_ADDRESS:OUT STD_LOGIC_VECTOR(5 DOWNTO 0); CONSTANT DIVSS: INTE

25、GER:=15; END ENTITY LOGIC_CON; ARCHITECTURE BEHV OF LOGIC_CON IS SIGNAL STATE:STD_LOGIC_VECTOR(10 DOWNTO 0); SIGNAL COUNTER:INTEGER RANGE 0 TO 127; SIGNAL DIV_COUNTER:INTEGER RANGE 0 TO 15; SIGNAL FLAG:STD_LOGIC; BEGIN RS=1WHEN STATE=WRITERAM OR STATE=READRAM ELSE 0; -RS 信号在读，写数据时为1，其他时间为0. RW=0 WHE

26、N STATE=SHIFT OR STATE=SETFUNCTION OR STATE=SETMODE OR STATE=SWITCHMODE OR STATE=SHIFT OR STATE=SETFUNCTION OR STATE =SETCGTAM OR STATE=SETDDRAM OR STATE=WRITERAM ELSE 1;-R/W信号在读BF值和数据时为1，其他时间为0 DATA=00000001WHEN STATE=CLEAR ELSE 00000010WHEN STATE=RETUANCRSOR ELSE 000001&CUR_INC&_CUR_NOSHIFT WHEN S

27、TATE=SETMODE SESE 00001&OPEN_DISPLAY&CLOSE_CUR&BLANK_CUR WHEN STATE=SWITCHMODE ELSE 0001&SHIFT_SHIFT_DISPLAY&LEFT_SHIFT&00WHEN STATE=SHIFT ELSE 001&DATAWIDTH8 & TWOLINE & FONT5_7 & 00 WHEN STATE=SETFUNCTION ELSE 01000000WHEN STATE=SETCGRAM ELSE 10000000WHEN STATE=SETDDRAM AND COUNTER=0 ELSE 11000000

28、WHEN STATE=SETDDRAM AND COUNTER/=ELSE DATA_IN WHEN STATE=WRITERAM ELSE ZZZZZZZZ; CHAR_ADDRESS=CONV_STD_LOGIC_VECTOR(COUNTER,6) WHEN STATE=WRITERAM AND COUNTER35 ELSE CONV_STD_LOGIC_VECTOR(COUNTER-35,6) WHEN STATE=WRITERAM AND COUNTER35 AND COUNTER70 ELSE CONV_STD_LOGIC_VECTOR(COUNTER-70,6) WHEN STAT

29、E=WRITERAM AND COUNTER70 AND COUNTER81 ELSE 000000; PROCESS(CLOCK,RESET) BEGIN IF RESET=0 THEN STATE=IDLE; COUNTER=0; FLAG=0; DIV_COUNTER IF FLAG=0 THEN STATE=SETFUNCTION； FLAG=1; COUNTER=0; DIV_COUNTER=0; ELSE IF DIV_COUNTERDIVSS THEN DIV_COUNTER=DIV_COUNTER+1; STATE=IDLE; ELSE DIV_COUNTER=0; STATE

30、 STATE STATE STATE STATE STATE STATE STATE STATE IF COUNTER=34 THEN STATE=SETDDRAM; COUNTER=COUNTER+1; ELSIF COUNTER/=34 AND COUNTER69 THEN STATE =WRITERAM; COUNTER=COUNTER+1; ELSE STATE STATE STATE=IDLE; END CASE; END IF; END PROCESS; END ARCHITECTURE BEHV;5.编译源文件，编译无误后选择File-Creat/Update Symbol Fi

31、le for Current File 菜单，分别生成符号文件.BSF。6.建立新工程，工程名称及顶层文件名称为LCD，选择File-New菜单，创建图形设计文件，如图4-6-1所示，完成液晶显示实验的设计。将创建的凸显 设计文件保存为作为整个设计的顶层文件。7.选择Tools-Compiler Tool菜单，编译文件。8.选择Assignments-Assignment Editor菜单，对工程进行引脚分配，分配结果如表4-6-6,所示。9.选择Tools-Compiler Tool 菜单，点击“Start”按钮对此工程进行编译，生成可以配置到FPGA的文件。10.使用TD-EDA实验实验系统及SOPC开发板，如图4-6-2所示进行实验接线，将ByteBlaster2下载接口。仔细检查确保接线无误后打开电源。