基于Matlab的锁相环设计学士学位论文(42页).doc

《基于Matlab的锁相环设计学士学位论文(42页).doc》由会员分享，可在线阅读，更多相关《基于Matlab的锁相环设计学士学位论文(42页).doc（41页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、-基于Matlab的锁相环设计学士学位论文-第 35 页基于Matlab的锁相环设计摘 要随着现代集成电路技术的发展，锁相环已经成为集成电路设计中非常重要的一个部分，所以对锁相环的研究具有积极的现实意义。锁相环电路是一种输出信号在频率和相位上能够与输入参考信号同步的电路，锁相环由于其具有一系列独特的优良性能，它已经成为通信、雷达、导航、电子仪器仪表等设备中不可缺少的一部分。所以这些年来锁相环的设计与研究工作也越来越受到人们的重视，人们开始利用人工计算或计算机软件来分析锁相环的性能。在研究大量资料的基础之上，先对锁相系统的基本工作原理进行了分析，以传统模拟锁相环的结构为基础，分析了锁相环的数学模

2、型，详细描述了锁相环的整体电路以及鉴相器、环路滤波器、压控振荡器等电路模块。并以此为出发点对锁相环的锁定性能、及稳定性能、等各种性能进行了分析。在分析和设计的同时，也采用Matlab软件对锁相环电路进行了仿真。首先分析了一阶锁相环和二阶锁相环的锁定性能，并进行了比较。其次分析了阻尼系数对环路稳定性能的影响。最后介绍了锁相环的调制作用。从锁相环的仿真结果可知，我们的理论研究结果和实验结果相符，锁相环电路达到了设计指标要求。关键词锁相环； Matlab；仿真Phase-Locked Loop Design Based on MatlabAbstractWith the development of

3、 modern integrated circuit technology, phase locked loop has become a significant component of integrated circuit, which makes the research of phase-locked loop valuable. Phase-locked loop is a kind of circuit that an output signal in the frequency and phase reference signal can be synchronized with

4、 the input. Because of a series of uniquely excellent performances, it is becoming an indispensable part of the equipments such as communication, radar, airmanship, electronic instrument etc. People realize the importance of the design and study of PLL , they come to use artificially calculation or

5、software to analyze the property of PLL.After a deep study of the materials about PLL, this thesis starts with the analysis of the fundamental principles of a phase-locked system , then we build the mathematical model based on the traditional of the PLL, describes the overall PLL circuit and phase d

6、etector, loop filter, VCO circuit module, etc, and afterwards investigate some of its characters such as locking performance and stability.In the analysis and design, but also we conducted a phase locked loop circuit simulation by Matlab software. First of all, we analyzed the first-order phase lock

7、 loop and a second order phase-locked loop lock performance, and on the basis of the comparison. Secondly we analyzed the damping how to stability of the loop. Finally we introduced the modulation of the phase locked loop. From the simulation results, we know that the theory conclusions and the simu

8、lation results fit well phase-locked loop circuit to the design requirements.Keywords PLL, simulation, Matlab不要删除行尾的分节符，此行不会被打印目 录摘要IAbstractII第1章 绪论11.1 课题背景及研究意义11.2 发展历程21.3 国内外发展现状31.4 锁相环的应用51.4.1 频率合成51.4.2 时钟产生器51.4.3 时钟恢复电路61.4.4 偏移减小61.5 本文的章节安排及主要内容6第2章 锁相环理论72.1 基本理论72.2 基本模块82.2.1 鉴相器82.

9、2.2 环路滤波器102.2.3 压控振荡器112.3 环路的相位模型及基本方程122.4 环路性能122.4.1 线性化相位模型和传递函数132.4.2 锁定状态下锁相环的动态特性142.5 本章小结16第3章 锁相环仿真173.1 Matlab软件介绍173.2 锁定性能183.2.1 一阶锁相环183.2.2 二阶锁相环193.2.3 一阶锁相环与二阶锁相环比较213.3 环路性能213.3.1 鉴相器的输出223.3.2 低通滤波器的输出233.3.3 压控振荡器的输出243.4 稳定性能253.5 调制作用273.6 本章小结28结论29致谢30参考文献31附录A33附录B36千万不

10、要删除行尾的分节符，此行不会被打印。在目录上点右键“更新域”，然后“更新整个目录”。打印前，不要忘记把上面“Abstract”这一行后加一空行第1章 绪论1.1 课题背景及研究意义在现代集成电路中，锁相环（Phase Locked Loop）是一种广泛应用于模拟、数字及数模混合电路系统中的非常重要的电路模块。该模块用于完成两个信号相位同步的自动控制，即锁相。它是一个闭环的自动控制系统，它将自动频率控制和自动相位控制技术融合，它使我们的世界的一部分有序化1，它的输出信号能够自动跟踪输入信号的相位变化，也可以将之称为一个相位差自动跟踪系统，它能够自动跟踪两个信号的相位差，并且靠反馈控制来达到自动调

11、节输出信号相位的目的。其理论原理早在上世纪30年代无线电技术发展的初期就已出现，至今已逐步渗透到各个领域。伴随着空间技术的出现，锁相技术大力发展起来，其应用范围已大大拓宽，覆盖了从通信、雷达、计算机到家用电器等各领域。锁相环在通信和数字系统中可以作为时钟恢复电路应用；在电视和无线通信系统中可以用作频率合成器来选择不同的频道；此外，PLL还可应用于频率调制信号的解调。总之，PLL已经成为许多电子系统的核心部分。一般来说，锁相环可分为以下四类：a. 模拟锁相环：由纯模拟电路构成，其中鉴相器为模拟乘法器，该类型的锁相环也被称作线性锁相环。b. 数字锁相环：该类型的锁相环的模块完全由数字电路构成而且不

12、包括任何无源器件，如电阻和电容。c. 混合锁相环：由模拟和数字电路构成，鉴相器和分频器由数字电路构成，而其他模块由模拟电路构成；其中电荷泵锁相环（CPPLL）应用最为广泛。d. 程序锁相环：由计算机程序构成，一般应用较少。锁相环电路简单的模拟电路发展到数模混合电路和全数字电路，由二阶发展到三阶和更高阶。它属于闭环相位自动控制系统，它具有独特的窄带跟踪性能，既能跟踪输入信号，又能对输入噪声进行窄带滤波。长久以来，锁相环一直是相位相干通信系统的基石。模拟锁相环一直占据着统治地位。随着微电子学领域的快速发展，具备巨大优势的数字化系统开始取代相应的模拟系统。目前的趋势是用数字化方式设计和实现锁相环。锁

13、相环被广泛应用于各类电子产品中，在通信系统、数字电路、硬盘驱动电路及cpu等专用芯片中都是一个必不可少的单元，并且直接决定了整个系统的工作稳定性和各项指标的好坏，研究锁相环对我国微电子产业的发展具有重要意义。1.2 发展历程锁相环(PLL-Phase Locked L00P)是自动频率控制和自动相位控制技术的融合。人们对锁相环的最早研究始于20世纪30年代，其在数学理论方面的原理，30年代无线电技术发展的初期就己出现。1930年建立了同步控制理论的基础，1932年法国工程师贝尔赛什(Bellescize)发表了锁相环路的数学描述和同步检波论，第一次公开发表了对锁相环路的数学描述。锁相技术首先被

14、用在同步接收中2，为同步检波提供一个与输入信号载波同频的本地参考信号，同步检波能够在低信噪比条件下工作，且没有大信号检波时导致失真的缺点，因而受到人们的关注，但由于电路构成复杂以及成本高等原因，当时没有获得广泛应用。到了1943年锁相环路第一次应用于黑白电视接收机水平同步电路中，它可以抑制外部噪声对同步信号的干扰，从而避免了由于噪声干扰引起的扫描随机触发使画面抖动的像，使荧光屏上的电视图像稳定清楚。随后，在彩色电视接收机中锁相电路用来同步彩色脉冲串。从此，锁相环路开始得到了应用，迅速发展3。五十年代，随着空间技术的发展，由杰费(Jaffe)和里希廷(Rechtin)研制,成功利用锁相环路作为导

15、弹信标的跟踪滤波器，他们第一次发表了含有噪声效应的锁相环路线性理论的文章4，并解决了锁相环路最佳设计化问题。空间技术的发展促进了人们对锁相环路及其理论的进一步探讨，极大地推动了锁相技术的发展。六十年代初，维特比(Viterbi)研究了无噪声锁相环路的非线性理论问题， 发表了相干通信原理的论文。最初的锁相环都是利用分立元件搭建的，由于技术和成本方面的原因，所以当时只是用于航天、航空等军事和精密测量等领域。集成电路技术出现后，直到19655年左右，随着半导体技术的发展，第一块锁相环芯片出现之后，锁相环才作为一个低成本的多功能组件开始大量应用各种领域。最初的锁相环是纯模拟的(APLL)，所有的模块都

16、由模拟电路组成，它大多由四象限模拟乘法器来构建环路中的鉴相器，环路滤波器为低通滤波器(由电阻R电容C组成)，压控振荡器的结构多种多样。由于APLL在稳定工作时，各模块都可以认为是线性工作的，所以也称为线性锁相环LPLL( Linear Phase. Hckedbop )。APLL对正弦特性信号的相位跟踪非常好，它的环路特性主要由鉴相器的特性决定。其主要用于对信号的调制。70年代，林特赛(Undsy)和查理斯(Chanes)在做了大量实验的基础上进行了有噪声的一阶、二阶及高阶PLL的非线性理论分析。随着人们对锁相技术的理论和应用进行的深入广泛的研究，伴随着数字电路的发展，鉴相器部分开始由数字电路

17、代替，其它部分仍为模拟电路，这种锁相环就是最初的数字锁相环(DPLL)，准确的名称为数模混合锁相环(Mixed-single PLL)。随着数模混合锁相环技术和理的不断发展和完善，其成为了锁相环的主流。现在随着通信行中对低成本、低功耗、大带宽、高数据传输速率的需求， 集成电路不断朝着高集成度、低功耗的方向发展。低功耗、高工作频率、低电压的锁相环设计中，主要的挑战是设计合适的压控振荡器和高频率的分频器，针对这方面的研究，设计师们不断提出不同的技术，如压控振荡器和分频器由原来的串接改为堆叠结构、DH-PLL结构等，随着设计人员的不断努力，锁相坏的性能不断提高，现在已经有工作频率达50GHz的锁相环

18、，同时也在通信和航空航天等领域中发挥着越来越重要的作要。从时间上看，锁相环路的大发展出现在20世纪年代以后，而这个时期正是集成电路技术开始迅速发展的时期。可以说,是在集成锁相环路出现以后,锁相环的工业应用前景才日益的广阔起来。总的来说，它朝着集成化、多用化、数字化的方向发展。在锁相环发展之初，都是由分立元器件组成的，电路复杂,调整困难。到20世纪70年代，随着半导体集成技术的日趋成熟，锁相环电路成为了集成电路芯片后才开始得到了广阔的商用。第一块集成电路芯片出现在1965年左右。这时的PLL全都是用模拟技术实现的。PLL成为了当时模拟电路设计中的又一大模块。之后的几年内就出现了数模混合的锁相环电

19、路,以及后来的全数字锁相环电路。这三种锁相环电路各有千秋，相互弥补，分别存在于各类电子产品中。1.3 国内外发展现状自1965年第一个锁相环集成产品问世以来，PLL 发展极为迅速，产品种类繁多。一些国际跨国 IC 公司以已研发出了高性能 PLL 芯片产品，以下举例介绍。2004年5月美国模拟器件（Analog Device）宣布推出了一款频率上限高、性能好的集成数字锁相环芯片ADF4106，它的最高工作频率达到6.0GHz，只需再合理搭配上一、二块集成电路和少量的外围电路，即可构成一个完整的低噪声、低功耗、高稳定度的可靠性很高的频率合成器，它主要应用于无线发射机和接收机中，为上下变频提供本振信

20、号。2005年11月美国国家半导体（National Semiconductor）宣布推出的 LMX2531芯片，号称当时业界最低相位噪声的 PLL/VCO 二合一芯片。它采用全球首创的delta-sigma分数N锁相环路结构，工作频率范围从756MHz 至2790MHz，噪声可低至-160dBc/Hz以下，最适用于无线传输、网络设备、移动电话及卫星接收系统、汽车电子系统和测试仪表等产品中。2007年4月，发布了业界首款带高电压的电荷泵PLL频率合成器。同年7月德州仪器（TI）宣布推出了一系列高度可编程的1：4锁相环时钟发生器。该系列产品在系统内编程，能以统一的输入频率生成多达九个输出的时钟源

21、。以其功耗低、引导时间短和无需重新进行系统设计即能方便灵活的更新时钟等优点，该产品降低了各种应用和消费的成本。2008年8月，推出的LMX2346及LMH2347是两款高性能的频率合成器，用该公司的先进BiCMOS工艺技术制造，采用专有的数字锁相环路技术，可以为超高频（UHF）及甚高频（VHF）的压控振荡器提供极稳定而噪声较少的控制信号。2009年3月，该公司又推出了LMK04000系列具备级联式PLLatinum锁相环路的精密抖动消除器；LMK01000系列为抖动低于30飞秒的高性能时钟缓冲器、分频器和分配器，支持的时钟频率高达1.6GHz。美国模拟器件（Analog Device）2004

22、年5月就推出了一款频率上限高、性能好的集成数字锁相环芯片 ADF4106，其最高工作频率达到6.0GHz。有30多年的历史的卓联半导体（Zar Link Semiconductor），它的高性能模拟锁相环可应用于光学网络设备。芯片ZL30461满足OC-12光学载波12级的通信要求(速率可以达到12*51.84Mb/s=622Mbit/s)，ZL30414可工作在光学载波第192级线路速率的光学线路卡上。该公司芯片适用于 SDH/SONET(同步数字体系/同步光学网络)边缘设备中的线路卡设计。 富士通（Fujitsu），该公司的PLL系列芯片产品MB1501主要在无线通信系统中，设计频率合成器

23、，用来产生本地振荡。该系列产品覆盖了很宽的频率带宽，从100MHz到6GHz。富士通用的是自己的Bi CMOS RF 工艺,同时它也具有相关的其他产品，如VCO，Resonators 等。该公司的 PLL 共有三类可以选择:Single Integer PLL,Dual Integer PLL-Low Power，以及 Dual PLL(SCCT)-Fast Lockup。相比之下，我国国内少有企业掌握高性能技术，产品更是少见。但令人可喜的是，东南大学射频与光电集成电路研究所的研究人员通过参与美国计划,设计出了拥有自主知识产权、具有世界先进水平的集成电路芯片。它们分别属于光纤传输系统中的复接器

24、、激光驱动器、放大器、时钟恢复、数据判决和分接器的核心芯片，形成了完整的系列。这批通过鉴定的种芯片也通过了美国工程的全流程验证，速率达到了世界范围内“工艺的最高速率。这种芯片均采用工艺，比以往采用高速或工艺来实现的芯片，具有工艺成熟、易获得、流片成本低、电路功耗小、集成度高等优势，因此具有广阔的产业化前景。尽管我国国内的 IC 设计水平相对落后，国内很少有企业掌握高性能 PLL 核心技术，但近几年，不少国内公司也自主研发了许多 PLL 产品，成果仍是可喜的。比如，2009 年 4 月，美芯（MC Devices）公司推出了 MCD2006 锁相环芯片，大幅提升红外麦克风性能；浩凯微电子公司自主

25、研发出高性能时钟锁相环 IP 系列产品Haokai_PLL_130SMIC0104，广泛应用于国内外高性能微处理器和 SOC6产品，提供高速时钟以及进行时钟的频率合成。1.4 锁相环的应用自发明起近年后，锁相技术不断地在电子学，通信和仪器中找到新的应用。这主要包括存储器、微处理器、硬盘驱动电路、射频和无线收发器。下面主要介绍一下锁相环最常见的几种应用。1.4.1 频率合成在许多应用系统中，系统往往需要不同频率的时钟信号或者要求频率不断改变的时钟。锁相环通常可以产生这些频率间隔小而精确的时钟。另外，在射频系统中往往要产生高频本地时钟，这可以通过锁相环将外部提供的低频参考时钟倍频来实现最后,锁相环

26、通过采用小数分频器可以实现精确的任意小数时钟频率。锁相环频率合成器的基本结构如图1-1所示。图1-1频率合成器其中，信道选择电路是数字部分，用以改变分频比。该结构可实现输出时钟频率是输入参考频率的N倍。由于输入参考频率一般来自于稳定的低噪声石英振荡器，因而它可以得到相当精确的输出频率，目前输出频率达到几十GHz的频率合成器都已被报道。1.4.2 时钟产生器当微处理器的晶体管数达到一百万以上时7，时钟驱动逻辑电路的电容负载就达到了几个微法，因此通过时钟驱动器的延时就会有或更长。这个延时使输入输出信号有很长的建立和保持时间，并且对高时钟频率系统的设计是个限制。当微处理器的时钟频率达到或更高时，消除

27、由于芯片上时钟驱动延时引起的外部时钟与内部时钟的偏移就变得非常重要。而与微处理器集成在同一芯片上的锁相环可以消除这个时钟偏移。另外一方面，利用锁相环电路倍频的功能可以获得比外部时钟频率通常是通过晶体振荡器得到高的内部时钟频率，而且可以将该时钟发生器作为一个模块集成到微处理器芯片中。目前锁相环电路已经以核的形式成为系统级芯片里的一个重要模块。1.4.3 时钟恢复电路在数字通信中，一般只传输非归零，一一的连续数据流信号，而不同时传输时钟信号。在接收端为了得到数据，就必须从数据信号中恢复出同步时钟信号并从输入的数据流中重新产生数据信息，实现这个功能的电路就是时钟数据恢复电路。被恢复出来的时钟信号可以

28、消除输入数据流在传输过程中引入的抖动和偏移。1.4.4 偏移减小锁相环消除延时如图1-2所示：图1-2锁相环消除延时在高速数字系统中，通过印制版(PCB)进人系统的时钟信号CKin，会通过缓冲器(Buffer)来调整波形，并驱动电路。由于负载电容CL(通常为纳法级)的影响，芯片内部时钟信号CKB。会相对于CKin有一个显著的时间延迟。我们可以认为这个时间延迟为一个相位差，并在缓冲级上伴随附加一个锁相环(有大的环路增益)，原理上就可以完全消除缓冲级延时了。在低功耗系统中，一个重要的因素是锁定时间。低功耗系统经常上电和掉电，这就要求锁相环快速使得相位一致。而且，当低功耗处理器上电后,其时钟缓冲级后

29、的负载电容看上去也是变化的(MOS电容随栅电压变化),即使锁相环一直工作中，仍然需要一段时间去稳定下来。另一个缺点是，锁定时间是环路参数的函数，并随工艺和温度变化。1.5 本文的章节安排及主要内容本文主要针对锁相环的基本功能和工作状态进行了仿真，章按照设计流程自顶向下顺序展开。第二章介绍了锁相环的基本原理，介绍了锁相环的基本构成、数学模型及环路性能，为第三章的仿真打下了坚实的理论基础。第三章介绍了使用的软件Matlab的特点，并分析了锁定性能和稳定性能，介绍了锁相环的调制作用，相关程序见附录。第2章 锁相环理论2.1 基本理论锁相环是一个闭环的相位负反馈控制系统，它能使得输出信号的相位和输入信

30、号的相位对齐。锁相环通常由鉴相器（PD）、环路滤波器（LF）和压控振荡器（VCO）三部分组成，锁相环组成的原理框图如图2-1所示。图2-1锁相环基本组成两信号之间的瞬时相位差为 （2-1）式中参考信号的载波角频率，式为压控振荡器的自由振荡角频率，为输出信号以其载波相位为参考时的瞬时相位，在 VCO 未受控之前它是常数，受控后它是时间的函数。则由频率和相位之间的关系可得到两信号之间的瞬时频差为 （2-2）PD 是相位比较装置，它把输出信号)和参考信号的相位进行比较，产生对应于两信号相位差)的误差电压。LF 是一个线性低通滤波器，用来滤除误差电压 中的高频成份和调整环路参数，以保证环路所要求的性能

31、，提高系统的稳定性。VCO 受控制电压的控制，使压控振荡器的频率向参考信号的频率靠近，也就是使两者频率之差越来越小，直至消除频差而锁定。整个锁相环的工作原理：1鉴相器把输出信号和参考信号的相位进行比较，产生一个反映两信号相位差大小的误差电压。2 经过环路滤波器，滤去高频分量，得到控制电压。3 调整 VCO 的频率向参考信号的频率靠扰，至两者频率相等而相位同步实现锁定，锁定后两信号之间的相位差表现为一固定的稳态值，即 （2-3）上式等于零，说明锁相环进入相位锁定的状态，此时输出和输入信号的频率和相位保持恒定不变的状态，为恒定值。当上式不等于零时，说明锁相环的相位还未锁定，输入信号和输出信号的频率

32、不等，随时间而变化。由此可见，通过锁相环的相位跟踪作用，最终可以实现输出信号与参考信号同步，两者之间不存在频差而只存在很小的稳态相差。2.2 基本模块2.2.1 鉴相器鉴相器又称相位比较器，它是用来比较两个输入信号之间的相位差，完成相位电压的变换作用，输出的误差电压是相位差的函数，即 （2-4）如图 2-2 所示，理想的鉴相器的鉴相特性是线性的，即 （2-5）其中表示鉴相器的增益，其单位为伏/弧度。图2-2理想鉴频器特性 图2-3正弦鉴相器模型在很多情况下，这个线性关系不一定满足。鉴相器的形式有很多，按其鉴相特性分，有正弦形，三角形和锯齿形等。作为原理分析，通常总是使用正弦形，较为典型的正弦鉴

33、相器可用模拟相乘器与低通滤波器的串接为模型，如图2-3所示。 在统一以为共同参考的情况下，参考信号和输出信号可分别写成 （2-6） （2-7）式中。式中参考信号的载波角频率，为压控振荡器的自由振荡角频率。式中为参考信号以其载波相位 为参考时的瞬时相位。其中称为环路固有频差。那么鉴相器的输出为 （2-8）式中为相乘器的相乘系数，为两相乘电压信号的瞬时相位误差。通过低通滤波器滤除成分后，得到误差电压 （2-9）令为鉴相器输出电压振幅，由此可得鉴相器的数学模型和鉴相特性，分别如图2-4和2-5所示。当在0附近时，可以近似为： （2-10）图2-4正弦鉴相器数学模型图 图2-5正弦鉴相器的鉴相特性鉴相

34、器有两个主要功能：一个是频率牵引，另一个是相位锁定。实际中使用的锁相环系统还包括放大器、分频器、混频器等模块，但是这些附的模块不会影响锁相环的基本工作原理，可以忽略。鉴相器的电路种类很多，大致可以分为四种常用类型：1.乘法鉴相器。一般应用在模拟锁相环(LPLL)中，即线性锁相环，鉴相的范围是+90，-90；2.异或门鉴相器。较多应用于数字锁相环中，鉴相范围同为+90，-90中，要考虑鉴相器输入的两个信号是对称的还是非对称的，如是非对称还要考虑其对PLL增益及锁相宽度的影响；3.JK触发器型鉴相器。这种鉴相器由边沿触发，利用边沿间的间隔进行鉴相，相位误差为+180，-l80；4.鉴频鉴相器(ph

35、ase-frequency detector)。其优势就在于失锁时，它的角频率容易描述。这种角频率的描述就可以实现鉴频的功能。鉴相范围为+360，-360。2.2.2 环路滤波器环路滤波器作用可以滤除误差电压中的高频分量，以保证环路所要求的性能，增加系统的稳定性，具有低通特性。更重要的是它对环路参数调整起着决定性的作用。环路滤波器是一个线性系统，其数学模型如图 2-6 所示。常用的环路滤波器有RC积分滤波器8、无源比例积分滤波器。1. RC 积分滤波器 它结构简单，电路构成如图 2-7 所示。 图2-6环路滤波器数学模型 图2-7 RC积分滤波器它的传输函数为： （2-11）其中。变换为拉普拉

36、斯形式，即用S代替P，则得： （2-12）2无源比例积分滤波器 它与RC积分滤波器相比，附加了一个与电容器串联的电阻R2，电路结构如图 2-8 所示。图2-8无源比例积分滤波器它的传输函数为： （2-13）式中，变换为拉普拉斯形式，则得 （2-14）2.2.3 压控振荡器压控振荡器（VCO）是一个电压频率变换装置，在环路中作为被控振荡器，它的振荡频率应随输入控制电压线性地变化，即 （2-15）式中是 VCO 的瞬时角频率；为控制灵敏度或称增益系数，单位是（rad/sv）。与控制电压之间的关系曲线如图 2-9 所示。称为固有振荡频率。它是压控振荡器未加控制电压而仅有偏压时的振荡频率， 以 为中心

37、而变化。图 2-9 中的实线为一条实际压控振荡器的控制特性，虚线为符合上式的线性控制特性。由图 2-9 可见在以 为中心的一个区域内，两者是吻合的，故在环路分析中可以用上式作为压控振荡器的控制特性。图2-9压控振荡器控制特性压控振荡器的控制特性只有有限的线性控制范围，超出这个范围之后控制灵敏度将会下降。 在锁相环路中，压控振荡器的输出对鉴相器起作用的不是瞬时角频率而是它的瞬时相位 （2-16）将此式与式（2-7）相比较，可知以为参考的输出瞬时相位为 （2-17）改写成算子形式为 （2-18）由此可见，VCO 在锁相环中起了一次积分作用,因此也称它为环路中的固有积分环节9。对式（2-18）两边取

38、拉氏变换，则可得压控振荡器的传递函数。（图2-10示出了 VCO 的数学模型图） （2-19）图2-10 VCO的数学模型2.3 环路的相位模型及基本方程根据环路的基本框图和基本部件的时域模型，可以得到整个环路的时域模型，如图 2-11 所示。因为环路的输入量和输出量都是相位，所以把环路的时域模型称为相位模型。图2-11基本锁相环相位模型根据此图，得到锁相环的基本方程为： （2-20）该方程是非线性微分方程，它的非线性主要来自鉴相器。虽然压控振荡器、环路中的放大器也可能存在非线性，但是只要设计恰当，均可视为线性。式2-20中第一项表示瞬时相位误差随时间的变化率，即瞬时频差；第二项表示输入信号随

39、时间的变化率，即固有频差；第三项表示 VCO 在控制电压作用下的角频率变化，即控制频差。由式 2-20 可见，在闭环之后的任何时刻存在如下关系： 瞬时频差 = 固有频差 - 控制频差2.4 环路性能工程上通常使用的锁相环是二阶环路，在线性跟踪状态下二阶锁相环可以近似为一个二阶线性系统，其环路动态方程是一个二阶线性微分方程，通过求解此二阶线性微分方程可以得到它的系统性能，也就是环路的线性化性能。2.4.1 线性化相位模型和传递函数锁相环路相位模型的一般形式如图 2-11，相应的动态方程如式（2-20）。因为环路应用了正弦特性的鉴相器，所以模型与方程都是非线性的。在锁定状态或跟踪状态下相位误差应较

40、小，只在零点附近变化。由图 2-5 可见，零点附近的鉴相特性曲线可以用一条通过零点的直线来代替，直线的斜率为 (2-21）图2-12线性化鉴相器的数学模型必须注意，在数值上与相等，但单位不同。称为鉴相增益，其单位为 V/rad。线性化鉴相器的数学模型如图 2-12 所示，误差电压为： （2-22）此式成立的条件是 。 当锁相环的相位误差大于时，正弦鉴相器将不再能够线性化，环路成为非线性系统，其非线性性能表现为以下三种情况：已处于锁定状态的锁相环,当输入信号频率或压控振荡器自由振荡频率变化过大或变化速度过快时，使环路相位误差增大到鉴相器的非线性区，这种非线性环路的性能为非线性跟踪性能10；从接通

41、到锁定的捕获过程中，相位误差的变化范围是很大的，环路处于非线性状态；失锁状态时环路的频率牵引现象。用 取代环路动态方程中的 即可得线性化动态方程： （2-23）定义环路增益 ，则方程变为： （2-24）式（2-24）是环路线性化动态方程的时域表达形式，由它可导出方程的复频域表达形式： （2-25）式中、为（2-24）式中、的拉氏变换，（2-23）式中的 F( p)是环路滤波器的传输算子，而（2-25）式中的 F (s)则为环路滤波器的传递函数。复频域的相位模型则如图 2-13 所示。图2-13锁相环路的线性相位模型由图 2-13 可求得锁相环路的开环传递函数： （2-26）闭环传递函数为： （

42、2-27）误差传递函数为： （2-28）现假设低通滤波器采用一阶 RC 积分滤波器，则锁相环就变为二阶锁相环。RC 积分滤波器如图 2-7 所示，其传递函数为： （2-29）其中是指 -3dB带宽，带入公式（2-27）得： （2-30）如果, 由式（2-26）知 为无穷大，所以，。这个结论预示了锁相环的一个特性：如果输入相位变化非常缓慢,那么输出相位“跟踪”其变化。（最终，锁定在上）2.4.2 锁定状态下锁相环的动态特性 为了方便分析锁相环的动态特性11，可把式（2-30）的分母写成控制理论中常用的二阶函数形式，即，其中，是“阻尼系数”，是“固有频率”。则公式（2-30）化为 （2-31）其中

43、 （2-32） （2-33）由式（2-32）和式（2-33）得出 （2-34）而输入输出相位差则为（频率阶跃对应的拉氏变换等于）： （2-35）锁相环工作稳定后的相位差为： （2-36）因此，环路的直流增益越大，稳态相位误差越小。锁相环的稳定速度对大多数应用而言很重要， 的乘积决定了输出达到最终值的速度，所以 的值越大越好。但是，此结果显示了设计锁相环时在稳定速度和VCO控制线上的电压波动之间的关键的折衷：越小，鉴相器输出的高频成为被抑制得越厉害，但稳定时间常数越长。 除了乘积外，12本身的值也非常重要。图 2-14显示了为常数时不同的 值的几种情况，从图中可知，对，阶跃响应表现出剧烈的减幅振

44、荡。考虑到锁相环参数随工艺和温度的变化，通常选择大于，以避免过多的振荡。值的选择也需要与其它一些参数折衷考虑。首先，当通过减小使控制电压的波纹最小时，稳定性也随之下降了，其次，由式（2-33）和式（2-36）知，相位误差和阻尼系数都与成反比，因此要降低相位误差就不可避免的要使系统变得不稳定。总之，锁相环要在稳定速度、控制电压的波纹、相位误差与稳定性之间进行折衷考虑。图2-14不同值的二阶系统欠阻尼响应所以根据的值，可以判定系统的稳定性能。前面的分析都假设在跟踪过程中,环路的相差始终很小，环路工作在正弦鉴相特性的线性工作区，因此可将原来的非线性环路动态方程线性化，用线性系统传递函数来求解系统的时域和频域响应。