多功能数字钟课程设计说明书(30页).doc

《多功能数字钟课程设计说明书(30页).doc》由会员分享，可在线阅读，更多相关《多功能数字钟课程设计说明书(30页).doc（30页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、-多功能数字钟课程设计说明书-第 25 页成绩 课 程 设 计 说 明 书题 目： 多功能数字钟 专 业： 电气工程与自动化年 级： 2010级学 生： 学 号： 指导教师： 完成日期： 2013 年 07 月 02 日数字时钟摘要：数字钟是一种用数字电路技术实现时、分、秒计时的装置，主要由主体电路与扩展电路组成，采用集成块控制设计，使集成块控制数码管显示时、分、秒，当秒计数计满60时就向分进位，分计数器计满60后向时计数器进位，小时计数器按12翻0规律计数。时、分、秒的计数结果经过数据处理可直接送显示器显示。当计时发生误差的时候可以用校时电路进行校正。数字电子时钟优先编码电路、译码电路将输入

2、的信号在显示器上输出；用控制电路和调节开关对LED显示的时间进行调节，以上两部分组成主体电路。通过译码电路将秒脉冲产生的信号在报警电路上实现整点报时功能等，构成扩展电路。经过布线、焊接、调试等工作后数字电子时钟成形。与机械式时钟相比具有更高的准确性和直观性，且无机械装置，具有更更长的使用寿命，因此得到了广泛的使用。数字钟从原理上讲是一种典型的数字电路，其中包括了组合逻辑电路和时序电路。关键词：数字钟，振荡电路，报警电路Abstract：Digital clock is a digital circuit technology, minute, second timing device，then

3、 main extended from the main circuit and the expansion of the circuit,using integrated control design,Manifold control digital display hours, minutes, seconds,when seconds count was 60to carry on, Minute counter plan for 60 after to counter, Hour counter by over 12翻0 rule count。When, minutes and sec

4、onds, counting results after data processing can be directly displayed。Digital electronic clock priority coding circuit, a decoding circuit converts an input signal in the display output;With the control circuit and switch on the LED display time adjustment,Above the main circuit composed of two par

5、ts.As compared with the mechanical clock has a higher accuracy and intuitive,So it has been widely used.From the principle of digital clock is a kind of typical digital circuit,Including the assembly logic circuit and the sequential circuits.Keywords: Digital clock,Oscillation circuit,Alarm circuit

6、目录1 前言11.1 设计背景11.2 设计概述11.2.1设计目标11.2.2工作原理11.2.3实施计划21.2.4必备条件22 总体方案设计32.1 方案比较32.1.1 方案一32.1.2方案二42.2 方案论证42.3 方案选择53 单元模块设计63.1主体电路部分63.1.1振荡电路63.1.2分频电路83.1.3计数电路93.1.4译码与显示电路113.1.5校时电路133.2扩展功功能电路的设计143.2.1定时控制电路（闹钟电路）143.3.2仿广播电台正点报时电路163.4 特殊器件介绍173.4.1 555时钟芯片173.4.2 单时钟加/减计数器74LS191183.4

7、.3 D触发器74LS74193.4.4 BCD码7段译码器4511193.4.5与非门74LS03、74LS20203.4.6十进制计数器 74LS90213.4.7异步计数器74LS92213.7 各单元模块的联接224 软件简介235 系统调试245.1 仿真电路总图245.2系统仿真参数设置245.3 功能调试255.3.1显示电路255.3.1.1调试目的255.3.1.2调试电路255.3.1.3 调试结果255.3.2闹钟电路265.3.2.1调试目的265.3.2.3 调试结果265.3.3 仿电台整点报时电路265.3.3.1 调试目的265.3.3.2 调试电路265.4

8、调试结果分析275.4.1 调试电路已实现的功能275.4.2 调试中遇到的问题和此电路的不足276 系统功能指标参数286.1 系统实现的功能286.2 系统指标参数测试287 结论298 设计总结308.1 设计的收获体会308.2 对设计的进一步完善提出意见或建议309 致谢3110 参考文献32附录1：系统的电路原理图33附录2：系统的仿真总图341 前言1.1 设计背景20世纪末，电子技术获得了飞速发展，在其推动下，现代电子产品几乎渗透了社会的各个领域，有力的推动了社会生产力的发展和社会信息化程度的提高，同时也使现代电子产品性能进一步提高，产品更新换代的节奏也越来越快。时间对人们来说

9、总是那么宝贵，工作的忙碌性和繁杂性容易使人忘记时间，忘记了要做的事情，但是，一旦重要的事情，一时的耽误可能酿成大祸。1.2 设计概述数字电子钟是采用数字电路对时、分、秒数字显示的计时装置，广泛用于个人家庭、车站、码头、办公室等公共场所，给人们的生活、学习、工作、娱乐带来了极大的方便，成为人们日常生活中不可缺少的必需品。它扩展了钟表原有的的报时功能，诸如定时自动报警、按时自动打铃、时间程序自动控制、定时开关电路，甚至各种定时自启动的装置等这些都是一钟表数字化为基础的。由于数字集成电路的发展和石英晶体振荡器的广泛应用，使得数字钟的精度远远超过老式钟表，钟表的数字化给人们的生产生活带来了极大的方便，

10、而且大大的扩展了钟表原来的报时功能，因此研究数字钟及扩大其应用，有着日常现实的意义。1.2.1设计目标基本功能：准确计时。以数字形式显示时、分、秒的时间和校时功能。扩展功能：仿照广播电台具有正点报时功能。具有闹钟设置功能。1.2.2工作原理本设计主要运用集成电路来实现多功能的数字钟的设计。其中的主要的电路包括：整点报时电路，校时显示电路，信号源，时基电路，闹钟提示电路组成。对数字计时器采用层次化的方法进行设计，其中构成整个设计的子模块既可以用原理图输入实现。1.2.3实施计划首先就是要理清实现设计的框图，在总体框图的指导下，作出具体的电路图，由要设计实现的功能，计算出各个电路元件的值，并逐一对

11、各个元件进行选择。最后用仿真软件对设计进行仿真操作，调试软件，并对照出的设计有误的地方进行必要的修正，确保设计的正确。1.2.4必备条件要实现该电路的设计，首要的就是要制定出设计的实现框图，并在老师的指导和参照资料的条件下作出具体电路图，选定实现实现该设计的各种元器件。另外，还应由必要的软件帮助设计的完成。2 总体方案设计对同一种目的的实现，可以用不同的方案，下面就着重介绍以下两种方案对同一目的的实现方法。并比较两种方案的优劣。2.1 方案比较2.1.1 方案一系统框图如图2.1.1所示。振荡电路LED显示电路正点报时电路分频电路计时电路闹钟电路校时电路图2.1.1 方案一的系统框图工作原理简

12、述：数字计时器有时分秒，时分秒各有高低两位，其中时位为一个模24的计数器，分位和秒位为模60的计数器。秒位每秒加一，分位每六十秒加一，时位每六十分加一，于是低位的进位信号可以用来驱动高位计数，这就是数字计时器的原理。至于清零，保持，校分，校时电路则只需要通过简单的组合逻辑电路来用一个开关控制使能端或进位信号或它们的相关组合即可。整点报时即当计时在某种状态下以一定的频率驱动蜂鸣器即可。最后就是动态显示部分，动态显示利用的是人眼的视觉暂留效应，在闪烁频率大于48HZ时人眼便感觉不到闪烁。利用这个原理可以使几个数码管在译码器的作用下以比较高的频率轮流进行工作，人眼看不到闪烁，看起来这些数码管是同时工

13、作的，这样就可以达到动态显示。2.1.2方案二系统框图如图2.1.2所示。显示器按键单片机控制部分图2.1.2 方案二的系统框图工作原理简述：单片机控制系统采用 AT89S52 单片机。AT89S52 是一种低功耗、高性能 CMOS8 位微控制器，具有 8K 在系统可编程 Flash 存储器。使用 Atmel 公司高密度非易失性存储器技术制造，与工业 80C51 产品指令和引脚完全兼容。片上 Flash 允许程序存储器在系统可编程，亦适于常规编程器；数字时钟显示器额选择电路，采用 5 只 7 段共阴极数码管，分别显示小时、及分钟（如方案一 23-30），P0 口连接数码管的段选端（a、b、c、

14、d、e、f、g），P2 口（0-4 端）控制数码管位选端（cs1-cs5）。按键的选择：采用 6 只轻触按键完成各项功能的设置2.2 方案论证 方案可行性分析：上面介绍的两种方案所用的原理不一样，第一种是采用模拟电路和数字电路设计的。而第二种是基于单片机设计。较之前一种结构流程图比较简单，所用的元器件比较少，比较节约成本。完全就可以通过编写程序来控制电路的显示。而且较之第一种还比较的简单明了，一目了然。电路容易控制，而且容易控制电路的误差。所以方案二比较智能一些，但是方案二采用的是单片机控制系统，这对编写程序的人来说，技术要求比较高，要求对单片机有很高的操作水平，对c语言有一定的了解。方案一完

15、全的采用的是TTL芯片，原理和技术要求很低，而且不容易出错，虽然成本略高但是最大误差不达到百分之一，对于即将进入单片机的学习有个很好的基础。所以采用方案一作为本次的设计方案。2.3 方案选择比较方案一和方案二可以看出，方案一比方案二更加可靠，而且使用到的元器件也都是我们所常用到的一些元件比如：74LS00，74LS48、CD4511、74LS191、74LS90以及开关、电容、电阻、门电路等一些我们所学过，用过的基本器件；由于我们队单片机还没怎么掌握，所以综合各个方面的因数，我选择了方案一做为本次课题的主要研究对象，本文也将注重介绍方案一的设计方法。3 单元模块设计本节主要介绍系统各单元模块的

16、具体功能、电路结构、工作原理、以及各个单元模块之间的联接关系；同时本节也会对相关电路中的参数计算、元器件选择、以及核心器件进行必要说明。3.1主体电路部分主体电路部分的电路主要由振荡电路、计数电路、显示电路以及校时电路四大部分组成。下面将对各部分电路进行设计。3.1.1振荡电路 数字钟的精度，主要取决于时间标准信号的频 率及其稳定度。因此，一般采用石英晶体振荡器经过分频后获得时间标准信号。也可采用由 门电路或 555 定时器构成的多谐振荡器作为时间标准信号源。本设计运用 555 定时器构成多谢振荡器作为标准信号源。（1）振荡器作用数字电路中的时钟是由振荡器产生的，振荡器是数字钟的核心。振荡器的

17、稳定度及频率的精度决定了数字钟计时的准确程度，一般来说，振荡器的频率越高，计时精度越高。它利用某种反馈方式产生时钟信号。对数字电路来说，振荡器的输出的幅度范围为0v5v的方波信号而不是锯齿波、三角波或其他形式。（2）振荡器的组成 该模块电路由555定时器、电阻、电容、直流5V和若干导线。（3）振荡器的工作原理 由555定时器组成的多谐振荡器，其中R1、R2和电容C为外接元件。其工作波如图3.1.1所示。 图3.1.1.1设电容的初始电压，t时接通电源，由于电容电压不能突变，所以高、低触发端，比较器1输出为高电平，输出为低电平，即，（1表示高电位，0表示低电位），触发器置，定时器输出此时，定时器

18、内部放电三极管截止，电源经，向电容充电，逐渐升高。当上升到时，输出由翻转为，这时，触发顺保持状态不变。所以0t期间，定时器输出为高电平。时刻，上升到，比较器的输出由变为，这时，触发器复，定时器输出。期间，放电三极管导通，电容通过放电。按指数规律下降，当时比较器输出由变为，触发器的，的状态不变，的状态仍为低电平。时刻，下降到，比较器输出由1变为0，R-S触发器的1，0，触发器处于1，定时器输出。此时电源再次向电容C放电，重复上述过程。通过上述分析可知，电容充电时，定时器输出，电容放电时，0，电容不断地进行充、放电，输出端便获得矩形波。多谐振荡器无外部信号输入，却能输出矩形波，其实质是将直流形式的

19、电能变为矩形波形式的电能。（4）振荡器的具体电路 图 3.1.1.23.1.2分频电路 分频器的功能主要有两个：一是产生标准秒脉冲信号；二是提供功能扩展电路所需要的信号，如电台报时用的1HZ的高音频信号和500HZ的低音频信号等。选用3片中规模集成电路计数器74LS90可以完成上述功能。因每片为1/10分频，3片级联则可获得所需要的频率信号，即第一片的Q（0）输出端为500HZ，第二片的Q(3)输出为10HZ，第三片的Q3输出为1HZ。具体电路如图： 图 3.1.23.1.3计数电路计数器是一种计算输入脉冲的时序逻辑网络，被计数的输入信号就是时序网络的时钟脉冲，它不仅可以计数而且还可以用来完成

20、其他特定的逻辑功能，如测量、定时控制、数字运算等等。数字钟的计数电路是用两个六十进制计数电路和“12翻1”计数电路实现的。数字钟的计数电路的设计可以用反馈清零法。当计数器正常计数时，反馈门不起作用，只有当进位脉冲到来时，反馈信号将计数电路清零，实现相应模的循环计数。以六十进制为例，当计数器从00，01，02，59计数时，反馈门不起作用，只有当第60个秒脉冲到来时，反馈信号随即将计数电路清零，实现模为60的循环计数。下面将分别介绍60进制计数器和“12翻1”小时计数器。 （一）60进制计数器电路如图3.1.3.1所示图3.1.3.1电路中，74LS92作为十位计数器，在电路中采用六进制计数；74

21、LS90作为个位计数器在电路中采用十进制计数。当74LS90的14脚接振荡电路的输出脉冲1Hz时74LS90开始工作，它计时到10时向十位计数器74LS92进位。（二） “12翻1”小时计数器电路 （1） 电路如图3.1.3.2 所 示 图 3.1.3.2 “12翻1”小时 计数器是按照“01020304050607080910111201”规律计数的，计数器的计数状态转换表如表3.1.3所示。表3.1.3“12翻1”小时计时时序十位 个位十位 个位CKQ10Q03 Q02 Q01 Q00CKQ10Q03 Q02 Q01 Q0001234567000000000 0 0 00 0 0 10 0

22、 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 1891011121300011101 0 0 01 0 0 11 0 1 00 0 0 00 0 0 10 0 1 00 0 0 1 （2）电路工作原理由表可知：个位计数器由4位二进制同步可逆计数器 74LS191构成，十位计数器由双D触发器74LS74构成 ，将它们组成 “12翻1”小时计数器。由表可知：计数器的状态要发生 两次跳跃：一是：计数器计到9，即个位计数器的状态为 =1001后，在下一计数脉冲的作用下计数器进入暂态1010，利用暂态的两个1即使个位异步置0，同时向十位计数器进位使 =1；二是计数到12后，

23、在第13个计数脉冲作用下个位计数器的状态应为 =0001，十位计数器的 =0。第二次跳跃的十位清“0”和个位置“1”的输出端、来产生。3.1.4译码与显示电路（一）电路如图3.1.3.1所示图3.1.3.1（二）电路的工作原理译码是编码的相反过程，译码器是将输入的二进制代码翻译成相应的输出信号以表示编码时所赋予原意的电路。常用的集成译码器有二进制译码器、二十制译码器和BCD7段译码器、显示模块用来显示计时模块输出的结果。（三）对电路中的主要元件及功能介绍（1）译码器74LS48译码器是一个多输入、多输出的组合逻辑电路。它的工作是把给定的代码进行“翻译”，变成相应的状态，使输出通道中相应的一路有

24、信号输出。译码器在数字系统中有广泛的用途，不仅用于代码的转换、终端的数字显示，还用于数字分配，存储器寻址和组合控制信号等。译码器可以分为通用译码器和显示译码器两大类。在电路中用的译码器是共阴极译码器74LS48，用74LS48把输入的8421BCD码ABCD译成七段输出a-g，再由七段数码管显示相应的数。 74LS48的管脚图如图16。在管脚图中，管脚LT、RBI、BI/RBO都是低电平是起作用，作用分别为：LT为灯测检查，用LT可检查七段显示器个字段是否能正常被点燃。BI是灭灯输入，可以使显示灯熄灭。RBI是灭零输入，可以按照需要将显示的零予以熄灭。BI/RBO是共用输出端，RBO称为灭零输

25、出端，可以配合灭零输出端RBI，在多位十进制数表示时，把多余零位熄灭掉，以提高视图的清晰度。也可用共阴译码器74LS248，CD4511。BI/RBO4RBI5LT3A7B1C2D6a13b12c11d10e9f15g1474LS48图3.1.3.2（2）显示器SM421050N在此电路图中所用的显示器是共阴极形式，阴极必须接地。SM421050N的管脚功能图如图3.1.3.3abfcgdeDPYLEDgn1234567abcdefg图3.1.3.33.1.5校时电路 （一）电路的工作原理校时电路的作用是：当数字钟接通电源或者出现误差时，校正时间。校时是数字钟应具有的基本功能。一般电子表都具有

26、时、分、秒等校时功能。为了使电路简单，在此设计中只进行分和小时的校时。校时有“快校时”和“慢校时”两种，“快校时”是通过开关控制，使计数器对1Hz校时脉冲计数。“慢校时”是用手动产生单脉冲作校时脉冲。图中S1校分用的控制开关，S2（总图）为校时用的控制开关，它们的控制功能如表4所示，校时脉冲采用分频器输出的1Hz脉冲，当S1或S2分别为“0”时可以进行“快校时”。如果校时脉冲由单次脉冲产生器提供，则可以进行“慢校时”。表3.1.3校时开关的功能S1S2功能11计数10校分01校时（二）具体电路如图3.1.3.4 图 3.1.3.43.2扩展功功能电路的设计3.2.1定时控制电路（闹钟电路）数字

27、钟在指定的时刻发出信号，或驱动音响电路“闹时”；或对某装置的电源进行接通或断开“控制”。不管是闹时还是控制，都要求时间准确，即信号的开始时刻与持续时间必须满足规定的要求。（一）设计电路如图3.2.1所示图3.2.1（二）电路的工作原理在这里将举例来说明它的工作原理。要求上午7时59分发出闹时信号，持续1分钟。设计如下：7时59分对应数字钟的时时个位计数器的状态为，分十位计数器的状态为，分个位计数器的状态为，若将上述计数器输出为“1”的所有输出端经过与门电路去控制音响电路，就可以使音响电路正好在7点59分响，持续1分钟后（即8点）停响。所以闹时控制信号Z的表达式为式中，M为上午的信号输出，要求M

28、=1。如果用与非门实现的逻辑表达式为：在该电路图中用到了2输入二与非门74LS20，集电极开路的2输入四与非门74LS03、74LS00，因OC门的输出端可以进行“线与”，使用时在它们的输出端与电源+5V端之间应接一电阻RL。RL的值由下式决定：=0.4V,=0.4mA,=2.4V,=50uA,=8mA,=100Ua;m为负载门输入端总个数。取RL=3.3K。如果控制1KHz高音和驱动音响电路的两极与非门也采用OC门，则RL的值应该重新计算。由电路图可以看见，上午7点59分，音响电路的晶体管导通，则扬声器发出1KHz的声音。持续1分钟到8点整晶体管因为输入端为“0”而截止，电路停闹。3.3.2

29、仿广播电台正点报时电路 仿广播电台整点报时电路的功能要求是，每当数字钟计时快要到整点时发出声响，通常按照4低音1高音的顺序发出间断声响，以最后一声高音结束的时刻为整点时刻。设4声低音（约500Hz）分别发生在59分51秒、53秒、55秒及57秒，最后一声高音（约1KHz）发生在59分59秒，它们的持续时间均为1秒。表3.3.2CP(秒)Q3s1Q2s1Q1s1Q0s1功能500000 510001鸣低音520010停530011鸣低音540100停550101鸣低音560110停570111鸣低音581000停591001鸣低音000000停具体设计电路如图3.3.2 图 3.3.23.4 特

30、殊器件介绍3.4.1 555时钟芯片如图3.13，555电路由电阻分压器、电压比较器、基本RS触发器、放电管和输出缓冲器5个部分组成。它的各个引脚功能如下： 1脚：GND(或Vss)外接电源负端VSS或接地，一般情况下接地。8脚：VCC(或VDD)外接电源VCC，双极型时基电路VCC的范围是4.516V，CMOS型时基电路VCC的范围为318V。一般用5V。|3脚：OUT（或Vo）输出端。2脚：TR低触发端。6脚：TH高触发端。4脚：R是直接清零端。当R端接低电平，则时基电路不工作，此时不论TR、TH处于何电平，时基电路输出为“0”，该端不用时应接高电平。5脚：CO(或VC)为控制电压端。若此

31、端外接电压，则可改变内部两个比较器的基准电压，当该端不用时，应将该端串入一只0.01F电容接地，以防引入干扰。7脚：D放电端。该端与放电管集电极相连，用做定时器时电容的放电。电阻分压器由三个5k的等值电阻串联而成。电阻分压器为比较器C1、C2提供参考电压，比较器C1的参考电压为2/3Vcc，加在同相输入端，比较器C2的参考电压为1/3Vcc，加在反相输入端。比较器由两个结构相同的集成运放C1、C2组成。高电平触发信号加在C1的反相输入端，与同相输入端的参考电压比较后，其结果作为基本RS触发器R端的输入信号；低电平触发信号加在C2的同相输入端，与反相输入端的参考电压比较后，其结果作为基本RS触发

32、器S端的输入信号。基本RS触发器的输出状态受比较器C1、C2的输出端控制。在1脚接地，5脚未外接电压，两个比较器C1、C2基准电压分别为2/3Vcc，1/3Vcc。引脚如图3.4.1 图3.4.13.4.2 单时钟加/减计数器74LS191如图3.9所示，该图为所存器74LS191的引脚图。单时钟加/减计数器74LS191是BCD码十六进制计数器。LD为置数端,当LD=0时将小时计数器的输出经数据输入端的数据置入，RC为溢出负脉冲输出端.当减法计数到“0”时，RC输出一个负脉冲。U/D为加/减控制器。U/D=1时减法计数。CKA为减法计数脉冲,兼作音响电路的控制脉冲。74LS191的置数端LD

33、=0，即将此对应的小时计数器输出的整点时数置入74LS191,封锁1KHz的音频信号，使音响电路无脉冲输入。当分十位计数器的进位脉冲下降沿到来时，经过G1反相，小时计数器加1。新的小时数置于74LS191，分十位计数器的进位脉冲的下降沿到来时又使74LS74的状态翻转，1Q经G3、G4延时后，74LS191进行减法计数，计数脉冲由CK0提供。CK0=1时音响电路发出1KHz声音，当CK0=0时停响。当减法计数到0时，使D触发器的1CK=0，但是触发器的状态不改变。因为分十位计数器的进位脉冲仍为0，CK=1，使D触发器翻转复“0”，74LS191又回到置数状态，直到下一个分十位计数器进位脉冲的下

34、降沿来到。实现自动报警的功能。如果出现某些整点数不准确，其主要原因是逻辑控制电路的与非门延时时间不够,产生了竞争冒险的现象，74LS191引脚如图3.4.2图3.4.23.4.3 D触发器74LS74在电路中用到了D触发器74LS74，74LS74的管脚图如图3.3.3。 图 3.4.3触发器，它是由门电路构成的逻辑电路，它的输出具有两个稳定的物理状态（高电平和低电平），所以它能记忆一位二进制代码。触发器是存放在二进制信息的最基本的单元。3.4.4 BCD码7段译码器4511如下图3.11所示，该图为BCD码七段译驱动器及数码显示器。.A、B、C、D为BCD码输入端QA、QB、QC、QD、QE

35、、QF、QG为译码输出端,输出 “1”有效,用来驱动共阴极 LED数码管。当有输入信号输入时，对应的输出端输出高电平“1”，此时数码显示器相对应的端脚接受到信号，从而使对应的灯管亮起，显示对应的数字。LT为测试输入端,=”0”时,译码输出全为”1”。 为消隐输入端,=”0”时,译码输出全为”0”，即七段显示器处于消隐状态。LE为锁定端，LE=“1”时译码器处于锁定状态，译码输出保持在LE=0时的数值，LE=0时正常译码。管脚如图3.4.4。 图 3.4.43.4.5与非门74LS03、74LS20四2输入与非门74LS03，只要输入变量有一个为0则输出为1，只有输入全为1，输出才为0。74LS

36、03的管脚图如图3.4.5.1 二4输入与非门74LS20，四个输入端有一个为0，则输出为1，只有全部输入为1，输出才为0。74LS20的管脚图如图3.4.5.2图 3.4.5.1 图 3.4.5.23.4.6十进制计数器 74LS90 74LS90是二五十进制计数器，它有两个时钟输入端CKA和CKB。其中，CKA和组成一位二进制计数器；CKB和组成五进制计数器；若将与CKB相连接，时钟脉冲从输入，则构成了8421BCD码十进制计数器。74LS90有两个清零端R0（1）、R0（2），两个置9端R9（1）和R9（2），其BCD码十进制计数时序如表1，二五混合进制计数时序如表2，74LS90的管脚

37、图如图3.4.6。 图 3.4.63.4.7异步计数器74LS92异步计数器是指计数器内各触发器的时钟信号不是来自于同一外接输入时钟信号，因而触发器不是同时翻转。这种计数器的计数速度慢。一异步计数器 74LS92是 二六十二进制计数器，即CKA和组成二进制计数器，CKB和在74LS92中为六进制计数器。当CKB和相连，时钟脉冲从CKA输入，74LS92构成十六进制计数器。74LS92的管脚图如图3.4.7。 图 3.4.73.7 各单元模块的联接详见附录1所示。4 软件简介Proteus软件是英国Labcenter electronics公司出版的EDA工具软件。它不仅具有其它EDA工具软件的

38、仿真功能，还能仿真单片机及外围器件。它是目前最好的仿真单片机及外围器件的工具。虽然目前国内推广刚起步，但已受到单片机爱好者、从事单片机教学的教师、致力于单片机开发应用的科技工作者的青睐。具有4大功能模块 u 智能原理图设计（ISIS）丰富的器件库超过27000种元器件，可方便地创建新元件；智能的器件搜索：通过模糊搜索可以快速定位所需要的器件；智能化的连线功能：自动连线功能使连接导线简单快捷，大大缩短绘图时间；支持总线结构：使用总线器件和总线布线使电路设计简明清晰；可输出高质量图纸。u ProSPICE混合仿真：基于工业标准SPICE3F5，实现数字/模拟电路的混合仿真；超过27000个仿真器件

39、：可以通过内部原型或使用厂家的SPICE文件自行设计仿真器件，Labcenter也在不断地发布新的仿真器件，还可导入第三方发布的仿真器件。 u 独特的单片机协同仿真功能支持主流的CPU类型：如ARM7、8051/52、AVR、PIC10/12、PIC16、PIC18、PIC24、dsPIC33、HC11、等。实用的PCB设计平台 先进的自动布局/布线功能；支持器件的自动/人工布局；支持无网格自动布线或人工布线；支持引脚交换/门交换功能使PCB设计更为合理；完整的PCB设计功能；可以输出多种格式文件。5 系统调试 5.1 仿真电路总图见附录2所示。5.2系统仿真参数设置表5.1 元件参数表在系统

40、调试之前，我们需要对系统进行参数设置，如表5.1所示。序号编号参数序号编号参数序号编号参数1R13.3K21U574HC451141U24A.B74LS032R23.3K22U674HC451142U2574LS003R31K23U7:A74LS7443U2674LS004R43.3K24U8:A74LS0044U27A-D74LS005R52K25U8:B74LS0045U28A.B74LS206R65.1K26U8:C74LS0046U29NOT7RV11OK27U8:D74LS0047U30NOT8R111K28U974LS19148U31NOT9R153.3K29U10A-D74LS0

41、449U32NOT10BAT55V30U1174LS925011LS1Speaker31U1274LS905112LS2Speaker32U1374LS925213C10.1uF33U1474LS905314C20.01uF34U15A-D74LS005415C30.01uF35U16A74LS005516C40.1uF36U1774LS905617C50.01uF37U1874LS905718U1 74HC451138U1974LS905819U274HC451139U205555920U374HC451140U23A-B74LS20605.3 功能调试通过几天的的理论设计, 为了验证对理论

42、应用的正确性，选用Protues进行仿真，验证每一级的功能。 5.3.1显示电路5.3.1.1调试目的测试电路是否具有正确显示时间的功能。5.3.1.2调试电路 调试电路如图5.3.2 图 5.3.1.25.3.1.3 调试结果通过下图5.3.3可以看出时间是正确的。 图 5.3.1.3 5.3.2闹钟电路5.3.2.1调试目的调试闹钟电路是否具有定时闹铃的功能。5.3.2.3 调试结果如图5.3.2.3图5.3.2.3图 5.5 预置数为995.3.3 仿电台整点报时电路5.3.3.1 调试目的验证该电路是否具有正点报时的功能。5.3.3.2 调试电路电路如图5.3.3.2所示。 图5.3.3.25.4 调试结果分析5.4.1 调试电路已实现的功能 该电路实现了闹钟功能，还有仿电台整点报时，正确显示时间。5.4.2 调试中遇到的问题和此电路的不足 在调试的过程只有先通过调试主体电路，先验证主体电路部分是否正确，才能够进行扩展部门的功能的调试，在验证主体电路的过程中，74LS160采用的是反馈清零法，所以在计算60进制的时候，一定要注意计算正确。 此电路的最大的不足之处在于校时电路设计还不够强大，在调试闹钟电路的时候可能会出现一点点误差，因为设计的闹钟电路有的简单。 总之还有很多问题需要发现，望老师指出！