数字时钟设计实验报告(6页).doc

《数字时钟设计实验报告(6页).doc》由会员分享，可在线阅读，更多相关《数字时钟设计实验报告(6页).doc（6页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、-数字时钟设计实验报告-第 6 页电 子 课 程 设 计题 目：数字时钟 数字时钟设计实验报告一、 设计要求： 设计一个24小时制的数字时钟。 要求：计时、显示精度到秒；有校时功能。采用中小规模集成电路设计。 发挥：增加闹钟功能。二、 设计方案： 由秒时钟信号发生器、计时电路和校时电路构成电路。 秒时钟信号发生器可由振荡器和分频器构成。 计时电路中采用两个60进制计数器分别完成秒计时和分计时；24进制计数器完成时计时；采用译码器将计数器的输出译码后送七段数码管显示。校时电路采用开关控制时、分、秒计数器的时钟信号为校时脉冲以完成校时。三、 电路框图：译码器译码器译码器时计数器(24进制)分计数器

2、(60进制)秒计数器(60进制)校 时 电 路秒信号发生器图一 数字时钟电路框图四、 电路原理图：（一）秒脉冲信号发生器秒脉冲信号发生器是数字电子钟的核心部分，它的精度和稳定度决定了数字钟的质量。由振荡器与分频器组合产生秒脉冲信号。 振荡器: 通常用555定时器与RC构成的多谐振荡器，经过调整输出1000Hz脉冲。 分频器: 分频器功能主要有两个，一是产生标准秒脉冲信号，一是提供功能扩展电路所需要的信号，选用三片74LS290进行级联，因为每片为1/10分频器，三片级联好获得1Hz标准秒脉冲。其电路图如下：图二 秒脉冲信号发生器（二）秒、分、时计时器电路设计秒、分计数器为60进制计数器，小时计

3、数器为24进制计数器。 60进制秒计数器秒的个位部分为逢十进一，十位部分为逢六进一，从而共同完成60进制计数器。当计数到59时清零并重新开始计数。秒的个位部分的设计：利用十进制计数器CD40110设计10进制计数器显示秒的个位 。个位计数器由0增加到9时产生进位，连在十位部计数器脉冲输入端CP，从而实现10进制计数和进位功能。利用74LS161和74LS11设计6进制计数器显示秒的十位 ，当十位计数器由0增加到5时利用74LS11与门产生一个高电平接到个位、十位的CD40110的清零端，同时产生一个脉冲给分的个位。其电路图如下： 图三 60进制-秒计数电路 60进制分计数电路分的个位部分为逢十

4、进一，十位部分为逢六进一，从而共同完成60进制计数器。当计数到59时清零并重新开始计数。秒的个位部分的设计：来自秒计数电路的进位脉冲使分的个位加1，利用十进制计数器CD40110设计10进制计数器显示秒的个位 。个位计数器由0增加到9时产生进位，连在十位部计数器脉冲输入端CP，从而实现10进制计数和进位功能。利用74LS161和74LS11设计6进制计数器显示秒的十位 ，当十位计数器由0增加到5时利用74LS11与门产生一个高电平接到个位、十位的CD40110的清零端，同时产生一个脉冲给时的个位。其电路图如下：图四 60进制-分计数电路 24进制时计数电路来自分计数电路的进位脉冲使时的个位加，

5、个位计数器由0增加到9是产生进位，连在十位计数器脉冲输入端CP，当十位计到2且个位计到3是经过74LS11与门产生一个清零信号，将所有CD40110清零。其电路图如下：图五 24进制-时计数电路 译码显示电路译码电路的功能是将秒、分、时计数器的输出代码进行翻译，变成相应的数字。用以驱动LED七段数码管的译码器常用的有74LS148。74LS148是BCD-7段译码器/驱动器，输出高电平有效，专用于驱动LED七段共阴极显示数码管。若将秒、分、时计数器的每位输出分别送到相应七段数码管的输入端，便可以进行不同数字的显示。在译码管输出与数码管之间串联电阻R作为限流电阻。其电路图如下：图六 译码显示电路

6、 校时电路校时电路是数字钟不可缺少的部分，每当数字钟与实际时间不符时，需要根据标准时间进行校时。一般电子表都具有时、分、秒等校时功能。为了使电路简单，在此设计中只进行分和小时的校时。“快校时”是通过开关控制，使计数器对1Hz校时脉冲计数。图中S1为校正用的控制开关，校时脉冲采用分频器输出的1Hz脉冲，当S1为“0”时可以进行“快校时”。 其电路图如下：8910U10C74LS00123U11A74LS00111213U10D74LS00R33.3kC10.01uFS1GND1011U8E74LS041HZS2/M2 Q2+5V图七 校队电路五、 实验方法：1、秒脉冲产生部分 采用555多谐振荡

7、器产生1HZ频率信号，作为秒脉冲及整体电路的信号输入部分。其仿真电路图如下图所示：图八 秒脉冲发生器仿真电路2、 计数电路电子钟计时分为小时、分钟和秒，其中小时为二十四进制，分钟和秒均为六十进制，输出可以用数码管显示，所以要求二十四进制为0000000000100100计数，六十进制为0000000001100000计数，并且均为8421码编码形式。（1） 小时计数二十四进制电路仿真 用两片74LS160N（分A片、B片）设计一个一百进制的计数器，在24（00100100）处直接取出所有为1的端口，经过输入与非门74LS00D，再给两个清零端CLR。使用74LS160N异步清零功能完成二十四进

8、制循环，计数范围为023。然后用七段显示译码器74LS47D将A、B两片74LS160N的输出译码给LED数码管。仿真电路如图九所示。 ：图九 24进制时计数器仿真电路（2） 分钟、秒计数六十进制电路仿真 此电路类似于二十四进制计数器，采用74LS160N设计出一百进制的计数器，在60（01100000）处直接取出所有为1的端口，经过输入与非门74LS00D，再给两个清零端CLR。使用74LS160N异步清零功能完成六十进制循环，计数范围为059。然后用七段显示译码器74LS47D将A、B两片74LS160N的输出译码给LED数码管。仿真电路如图所示：图十 60进制秒计数器仿真电路图十一 60

9、进制分计数器仿真电路（四） 校时校分（秒）电路。数字钟应具有分校正和时校正功能，因此，应截断分个位和时个位的直接计数通路，并采用正常计时信号与校正信号可以随时切换的电路接入其中。这里利用两个与非门加一个单刀双掷开关来实现校时功能。第一个74LS00D与非门的输入端一端接清零信号，另一端接第二个与非门的输入端，第二个74LS00D的输入端一端接计数脉冲，另一端接一个单刀双掷开关。开关接通的一段接地，另一端接高电平。当开关打到另一端时，时或分的个位就单独开始计数，这样就能实现校时功能。其电路图如图所示：图十二 校分仿真电路六、 实验结果和结论： 数字时钟仿真电路图如下图所示，在Multisim11

10、.0中进行仿真，可以实现数字时钟的显示功能、校时功能。显示功能中，小时实现的是24进制，分和秒实现的是60进制，通过校时电路能够分别校对时和分。图十三 数字时钟仿真电路七、 设计体会：在本次Multisim仿真过程，从安装软件、选定课题、设计电路、进行仿真、运行结果都自己实际操作完成。在数字时钟设计中，根据老师上课所讲的内容，可以用两片集成十进制同步计数器74LS160D级联为100进制，再利用其异步清零功能，可以分别实现小时的24进制和分秒的60进制。当然，在仿真过程中也遇到了很多困难和问题。比如说，无法直接从秒进位到分和分进位到时，并且在仿真中总是出错。于是自己请教了一些也做数字时钟的同学

11、，同时在网上查找了相关资料，最后终于用两个与非门和单刀双掷开关实现了从秒到分的进位、分到时的进位功能及校准功能。 通过本次实验对数电知识有了更深入的了解，将其运用到了实际中来，明白了学习电子技术基础的意义，也达到了其培养的目的。也明白了一个道理：成功就是在不断摸索中前进实现的，遇到问题我们不能灰心、烦躁，甚至放弃，而要静下心来仔细思考，分部检查，找出最终的原因进行改正，这样才会有进步，才会一步步向自己的目标靠近，才会取得自己所要追求的成功。当然，自己的仿真技术和应用能力还是很欠缺的，虽然完成了基本的设计要求，但是很多自己想要的扩展功能还未能实现。而且很多时候会走过很多弯路，浪费了很多不必要的时间。不过，这次设计经历必将使我受益终身，让我明白如何更好的获取知识，如何更好的理论联系实际。今后的学习更需要不断努力，在获得知识的同时获得快乐，真正的主动探索，主动学习，形成自己的思维方式，不断应用，不断进取。