2022年硬件工程师面试试题及答案 .pdf

《2022年硬件工程师面试试题及答案 .pdf》由会员分享，可在线阅读，更多相关《2022年硬件工程师面试试题及答案 .pdf（4页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、学而不思则惘，思而不学则殆模拟电路1、基尔霍夫定理的内容是什么？基尔霍夫定律包括电流定律和电压定律电流定律： 在集总电路中，任何时刻，对任一节点，所有流出节点的支路电流的代数和恒等于零。电压定律：在集总电路中，任何时刻，沿任一回路，所有支路电压的代数和恒等于零。2、描述反馈电路的概念，列举他们的应用。反馈，就是在电子系统中，把输出回路中的电量输入到输入回路中去。反馈的类型有：电压串联负反馈、电流串联负反馈、电压并联负反馈、电流并联负反馈。负反馈的优点： 降低放大器的增益灵敏度，改变输入电阻和输出电阻，改善放大器的线性和非线性失真，有效地扩展放大器的通频带，自动调节作用。电压负反馈的特点：电路的

2、输出电压趋向于维持恒定。电流负反馈的特点：电路的输出电流趋向于维持恒定。3、有源滤波器和无源滤波器的区别无源滤波器：这种电路主要有无源元件R、L 和 C组成有源滤波器：集成运放和R、C组成，具有不用电感、体积小、重量轻等优点。集成运放的开环电压增益和输入阻抗均很高，输出电阻小， 构成有源滤波电路后还具有一定的电压放大和缓冲作用。但集成运放带宽有限，所以目前的有源滤波电路的工作频率难以做得很高。数字电路1、同步电路和异步电路的区别是什么？同步电路： 存储电路中所有触发器的时钟输入端都接同一个时钟脉冲源，因而所有触发器的状态的变化都与所加的时钟脉冲信号同步。异步电路： 电路没有统一的时钟，有些触发

3、器的时钟输入端与时钟脉冲源相连，这有这些触发器的状态变化与时钟脉冲同步，而其他的触发器的状态变化不与时钟脉冲同步。2、什么是 线与 逻辑，要实现它，在硬件特性上有什么具体要求？将两个门电路的输出端并联以实现与逻辑的功能成为线与。在硬件上，要用OC门来实现，同时在输出端口加一个上拉电阻。由于不用OC门可能使灌电流过大，而烧坏逻辑门。3、解释 setup 和 hold time violation，画图说明，并说明解决办法。（威盛 VIA2003.11.06 上海笔试试题）Setup/hold time是测试芯片对输入信号和时钟信号之间的时间要求。建立时间是指触发器的时钟信号上升沿到来以前，数据稳

4、定不变的时间。输入信号应提前时钟上升沿（如上升沿有效） T 时间到达芯片，这个T就是建立时间-Setup time.如不满足setup time,这个数据就不能被这一时钟打入触发器，只有在下一个时钟上升沿，数据才能被打入触发器。保持时间是指触发器的时钟信号上升沿到来以后，数据稳定不变的时间。如果hold time不够，数据同样不能被打入触发器。建立时间 (Setup Time)和保持时间（Hold time）。建立时间是指在时钟边沿前，数据信号需要保持不变的时间。保持时间是指时钟跳变边沿后数据信号需要保持不变的时间。如果数据信号在时钟沿触发前后持续的时间均超过建立和保持时间，那么超过量就分别被

5、称为建立时间裕量和保持时间裕量。4、什么是竞争与冒险现象？怎样判断？如何消除？（汉王笔试）精选学习资料 - - - - - - - - - 名师归纳总结 - - - - - - -第 1 页，共 4 页学而不思则惘，思而不学则殆在组合逻辑中， 由于门的输入信号通路中经过了不同的延时，导致到达该门的时间不一致叫竞争。产生毛刺叫冒险。如果布尔式中有相反的信号则可能产生竞争和冒险现象。解决方法：一是添加布尔式的消去项，二是在芯片外部加电容。5、名词： SRAM 、SSRAM 、SDRAM SRAM ：静态 RAM DRAM ：动态 RAM SSRAM ：Synchronous Static Rand

6、om Access Memory同步静态随机访问存储器。它的一种类型的 SRAM 。SSRAM 的所有访问都在时钟的上升/ 下降沿启动。地址、数据输入和其它控制信号均于时钟信号相关。这一点与异步SRAM 不同， 异步 SRAM 的访问独立于时钟，数据输入和输出都由地址的变化控制。SDRAM：Synchronous DRAM 同步动态随机存储器6、FPGA和 ASIC 的概念，他们的区别。（未知）答案： FPGA 是可编程ASIC。ASIC:专用集成电路，它是面向专门用途的电路，专门为一个用户设计和制造的。根据一个用户的特定要求，能以低研制成本，短、交货周期供货的全定制，半定制集成电路。与门阵列

7、等其它ASIC(Application Specific IC)相比，它们又具有设计开发周期短、设计制造成本低、开发工具先进、标准产品无需测试、质量稳定以及可实时在线检验等优点。7、什么叫做OTP片、掩膜片，两者的区别何在？OTP means one time program，一次性编程MTP means multi time program，多次性编程OTP （One Time Program ）是 MCU 的一种存储器类型MCU 按其存储器类型可分为MASK( 掩模 )ROM 、OTP(一次性可编程)ROM 、FLASHROM 等类型。MASKROM的 MCU 价格便宜，但程序在出厂时已经

8、固化，适合程序固定不变的应用场合；FALSHROM的 MCU 程序可以反复擦写，灵活性很强，但价格较高，适合对价格不敏感的应用场合或做开发用途；OTP ROM 的 MCU 价格介于前两者之间，同时又拥有一次性可编程能力，适合既要求一定灵活性，又要求低成本的应用场合，尤其是功能不断翻新、需要迅速量产的电子产品。8、单片机上电后没有运转，首先要检查什么？首先应该确认电源电压是否正常。用电压表测量接地引脚跟电源引脚之间的电压，看是否是电源电压，例如常用的5V。接下来就是检查复位引脚电压是否正常。分别测量按下复位按钮和放开复位按钮的电压值，看是否正确。然后再检查晶振是否起振了，一般用示波器来看晶振引脚

9、的波形，注意应该使用示波器探头的“X10”档。另一个办法是测量复位状态下的IO 口电平，按住复位键不放，然后测量IO口（没接外部上拉的P0口除外）的电压，看是否是高电平，如果不是高电平，则多半是因为晶振没有起振。另外还要注意的地方是，如果使用片内ROM 的话（大部分情况下如此，现在已经很少有用外部扩 ROM 的了），一定要将 EA引脚拉高， 否则会出现程序乱跑的情况。有时用仿真器可以，而烧入片子不行，往往是因为EA引脚没拉高的缘故（当然，晶振没起振也是原因只一）。经过上面几点的检查，一般即可排除故障了。如果系统不稳定的话，有时是因为电源滤波不好导致的。 在单片机的电源引脚跟地引脚之间接上一个0

10、.1uF 的电容会有所改善。如果电源精选学习资料 - - - - - - - - - 名师归纳总结 - - - - - - -第 2 页，共 4 页学而不思则惘，思而不学则殆没有滤波电容的话，则需要再接一个更大滤波电容，例如220uF 的。遇到系统不稳定时，就可以并上电容试试（越靠近芯片越好）。问 ：1、电阻电容的封装形式如何选择，有没有什么原则？比如，同样是 104 的电容有 0603、 0805 的封装，同样是 10uF 电容有 3216 、0805、3528 等封装形式，选择哪种封装形式比较合适呢？2、有时候两个芯片的引脚( 如芯片 A 的引脚 1, 芯片 B 的引脚 2) 可以直接相连

11、，有时候引脚之间 ( 如 A-1 和 B-2) 之间却要加上一片电阻，如 22 欧，请问这是为什么？这个电阻有什么作用？电阻阻值如何选择？3、藕合电容如何布置？有什么原则？是不是每个电源引脚布置一片 0.1 F？有时候看到 0.1 F 和 10 F 联合起来使用，为什么？4、所谓 5V TTL 器件、 5V CMOS 器件是指什么含义？是不是说该器件电源接上 5V ，其引脚输出或输入电平就是 5V TTL 或者 5v CMOS？ 答 ：1、电阻电容的封装与元件的规格有关，简而言之，对于电阻，封装与阻值（容值）和功率有关，功率越大，封装尺寸越大；对于电容，封装与容值和耐压有关，容值和耐压越高，封

12、装尺寸越大。经验之谈，0603 封装的电容，容值最大为 225 （2.2 F）， 10F 的电容，应该没有 0805 的封装， 而 3216 ，3528 的封装与耐压和材料有关，建议你根据具体元件参考相应的 Datasheet 。2、在芯片的引脚连线之间串入电阻，多见于信号传输上，电阻的作用是防止串扰，提高传输成功率，有时也用来作为防止浪涌电流。电阻值一般较小，低于 100 欧姆。3、藕合电容应尽可能靠近电源引脚。耦合电容在电源和地之间的有两个作用：一方面是蓄能电容，避免由于电流的突变而使电压下降，相当于滤纹波， 故又称为去藕。另一方面旁路掉该器件的高频噪声，故又称为旁路。数字电路中典型的去耦

13、电容值是 0.1 F。这个电容的分布电感的典型值是 5 H。0.1 F 的去耦电容有 5 H 的分布电感， 它的并行共振频率大约在 7MHz 左右， 也就是说， 对于 10MHz 以下的噪声有较好的去耦效果，对 40MHz 以上的噪声几乎不起作用。0.1 F、10F 的电容并联使用，共振频率在 20MHz 以上，去除高频噪声的效果要好一些，较好的兼顾了去藕和旁路。经验上， 每 10 片左右 IC 要加一片 1 个耦合电容， 可选 1 F 左右。最好不用铝电解电容，电解电容是两层薄膜卷起来的，这种卷起来的结构在高频时表现为电感。要使用钽电容或聚碳酸酯电容。去耦电容的选用，可按 C=1/F ， 1

14、0MHz 取 0.1 F，100MHz 取 0.01 F。4、泛泛地讲， 5V TTL 器件和 5V CMOS 器件统称为 5V 器件，可以讲该器件电源接上 5V，其引脚输出或输入电平就是 5V TTL 或者 5V CMOS 。但 TTL 和 CMOS 器件由于材料的不同，导致其驱动能力、功耗、上升时间、开关速度等参数迥异，分别适用不同的场合。精选学习资料 - - - - - - - - - 名师归纳总结 - - - - - - -第 3 页，共 4 页学而不思则惘，思而不学则殆问 ：1、我是刚学习单片机系统设计的，感觉有很多地方都是按经验值来选择电阻电容的。比如，去藕电容一般是 0.1 F，

15、上下拉电阻一般是 4.7K-10K，晶振起振电路电容好像一般为 22pF；还有，电阻的封装选择说是要按功率来说，可是怎么计算具体需要多大功率的电阻呢 ?我看很多设计中好像就是经验，大多使用 0805 或者 0603 ，电容好像也差不多，耐压电压稍微选大点应该就没问题？2、USB插座电路， 有一个电容： 0.01 F/2KV，有这么高的耐压电压电容吗？为什么在这里需要使用这么高的耐压电容？3、何谓扇入、扇出、扇入系数及扇出系数？答 ：1、关于电容的选择，与频率关系较为密切。以晶振的匹配电容为例，主要用来匹配晶体和振荡电路使电路易于启振并处于合理的激励态下，对频率也有一定的“微调”作用，若频率为

16、11.0592MHz ，则该电容取30pF；当频率为 22.0184MHz，则取 22pF。另外，上拉电阻一般取值是4.7-10K ，而下拉电阻一般取值是 10K-100K 。至于电阻的额定功率的选择，一般取 0.25W 或 0.125W ，此时封装多为 0805 或者 0603 ；但若用于电流检测或限流作用时，需取 0.5W-3W ，封装尺寸肯定大了，3216，3528 都有可能。2、 0.01 F/2KV，多数为陶瓷电容或聚丙烯电容，应是安规电容，用于电源滤波器，起 EMC 及滤波作用。 所谓的安规电容，是指用于这样的场合：即电容器失效后，不会导致电击，不危及人身安全。3、扇入系数，是指门电路允许的输入端数目。一般门电路的扇入系数 Nr 为 1-5，最多不超过 8 。若芯片输入端数多于实际要求的数目，可将芯片多余输入端接高电平(+5V)或接低电平 (GND)。 扇出系数， 是指一个门的输出端所驱动同类型门的个数，或称负载能力。一般门电路的扇出系数 Nc 为 8 ，驱动器的扇出系数 Nc 可达 25 。Nc 表征了门电路的负载能力。精选学习资料 - - - - - - - - - 名师归纳总结 - - - - - - -第 4 页，共 4 页