2022年自考微型计算机及其接口技术笔记串讲汇总 .pdf

《2022年自考微型计算机及其接口技术笔记串讲汇总 .pdf》由会员分享，可在线阅读，更多相关《2022年自考微型计算机及其接口技术笔记串讲汇总 .pdf（17页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、个人资料整理仅限学习使用1 / 17 2018 年自考微型计算机及其接口技术笔记串讲汇总微处理器 由运算器、控制器、寄存器阵列组成微型计算机 以微处理器为基础，配以内存以及输入输出接口电路和相应的辅助电路而构成的裸机微型计算机系统 由微型计算机配以相应的外围设备及其它软件而构成的系统单片机 又称为 “ 微控制器 ” 和“ 嵌入式计算机” ，是单片微型计算机单板机 属于计算机系统总线 是 CPU、内存、 I/O 接口之间相互交换信息的公共通路，由数据总线(双向、地址总线和控制总线组成b5E2RGbCAP 微机系统中的三种总线：1. 片总线，元件级总线2. 内总线 (I-BUS ，系统总线3. 外

2、总线 (E-BUS ，通信总线第 2 章 80X86 处理器8086CPU 两个独立的功能部件：1. 执行部件 (EU，由通用计算器、运算器和EU 控制系统等组成，EU 从 BIU 的指令队列获得指令并执行p1EanqFDPw 2. 总线接口部件(BIU ，由段寄存器、指令指针、地址形成逻辑、总线控制逻辑和指令队列等组成，负责从内存中取指令和取操作数DXDiTa9E3d 8086CPU 的两种工作方式：1. 最小方式， MN/MX接 +5V(MX 为低电平 ，用于构成小型单处理机系统支持系统工作的器件：精选学习资料 - - - - - - - - - 名师归纳总结 - - - - - - -第

3、 1 页，共 17 页个人资料整理仅限学习使用2 / 17 (1 时钟发生器， 8284A (2 总线锁存器， 74LS373 (3 总线收发器， 74LS245 控制信号由CPU 提供2. 最大方式， MN/MX接地 (MX 为低电平 ，用于构成多处理机和协处理机系统支持系统工作的器件：(1 时钟发生器， 8284A (2 总线锁存器， 74LS373 (3 总线收发器， 74LS245 (4 总线控制芯片，8288 控制信号由8288提供指令周期、总线周期、时钟周期的概念及其相互关系：1. 执行一条指令所需要的时间称为指令周期2. 一个 CPU 同外部设备和内存储器之间进行信息交换过程所需

4、要的时间称为总线周期3. 时钟脉冲的重复周期称为时钟周期4. 一个指令周期由若干个总线周期组成，一个总线周期又由若干个时钟周期组成5. 8086CPU 的总线周期至少由4个时钟周期组成6. 总线周期完成一次数据传输包括：传送地址，传送数据等待周期 在等待周期期间，总线上的状态一直保持不变空闲周期 总线上无数据传输操作MMX 多媒体扩展精选学习资料 - - - - - - - - - 名师归纳总结 - - - - - - -第 2 页，共 17 页个人资料整理仅限学习使用3 / 17 SEC 单边接口， PENTIUM2 的封装技术SSE 数据流单指令多数据扩展，PENTIUM3 的指令集乱序执

5、行 不完全按程序规定的指令顺序执行(PENTIUM PRO 推测执行 遇到转移指令时，不等结果出来便先推测可能往哪里转移以便提前执行(PENTIUM PRO 8086CPU 逻辑地址与物理地址的关系：1. CPU 与存储器交换信息，使用20 位物理地址2. 程序中所涉及的都是16 位逻辑地址3. 物理地址 = 段基值 * 16 + 偏移地址4. 20 条地址线 = 1M ，(00000H FFFFFH 。16 条数据线 = 64K ，(0000H FFFFHRTCrpUDGiT 5. 段起始地址必须能被16 整除8086 的结构，各引脚功能，全部要掌握 (教科书 P14 P18 复位 (RES

6、ET时 CPU 内寄存器状态：1. PSW(FR、IP、 DS、SS、 ES清零2. CS 置 FFFFH 3. 指令队列变空8086CPU 外部总线16 位， 8088CPU 外部总线8 位80286CPU：1. 16 位 CPU 2. 两种工作方式：(1 实地址方式，使用20条地址线，兼容8086 全部功能精选学习资料 - - - - - - - - - 名师归纳总结 - - - - - - -第 3 页，共 17 页个人资料整理仅限学习使用4 / 17 (2 保护虚地址方式，使用24 条地址线，有16M 的寻址能力80386CPU：1. 32 位 CPU 2. 数据线 32 位3. 地址

7、线 32 位，直接寻址4GB 4. 内部寄存器32 位5. 三种存储器地址空间：逻辑地址，线性地址，物理地址6. 三种工作方式：实方式，保护方式，虚拟8086 方式80486CPU：1. 采用 RISC 2. 集成 FPU 和 CACHE 第 3 章存储器及其接口半导体存储器分类：1. 随机存取存储器，RAM (1 静态 RAM ， SRAM (HM6116 ，2K * 8 (2 动态 RAM ， DRAM ，需要刷新电路 (2164，64K * 1 2. 只读存储器，ROM (1 PROM ，可编程ROM ，一次性写入ROM (2 EPROM ，可擦除可编程ROM (INTEL2732A，4

8、K * 8 (3 EEPROM ，电可擦除可编程ROM 半导体存储器的性能指标：精选学习资料 - - - - - - - - - 名师归纳总结 - - - - - - -第 4 页，共 17 页个人资料整理仅限学习使用5 / 17 1. 存储容量2. 存取速度 (用两个时间参数表示：存取时间，存取周期 3. 可靠性4. 性能 /价格比内存条及其特点：内存条是一个以小型板卡形式出现的存储器产品，它的特点是：安装容易，便于用户进行更换，也便于扩充内存容量5PCzVD7HxA HM6116 、2164、INTEL2732A的外特性 (教科书 P50 P53INTEL2732A的 6 种工作方式：1.

9、 读2. 输出禁止3. 待用4. 编程5. 编程禁止6. INTEL 标识符实现片选控制的三种方法：1. 全译码2. 部分译码 (可能会产生地址重叠 3. 线选法地址重叠 多个地址指向同一存储单元存储器芯片同CPU 连接时应注意的问题：1. CPU 总线的负载能力问题精选学习资料 - - - - - - - - - 名师归纳总结 - - - - - - -第 5 页，共 17 页个人资料整理仅限学习使用6 / 17 2. CPU 的时序同存储器芯片的存取速度的配合问题16 位微机系统中，内存储器芯片的奇偶分体：1. 1M 字节分成两个512K 字节 (偶存储体，奇存储体 2. 偶存储体同低8位

10、数据总线 (D7 D0 相连接，奇存储体同高8 位数据总线 (D15 D8 相连接jLBHrnAILg 3. CPU 的地址总线A19 A1 同两个存储体中的地址线A18 A0 相连接， CPU 地址总线的最低位 A0 和 BHE( 低电平 用来选择存储体xHAQX74J0X 4. 要访问的16 位字的低8位字节存放在偶存储体中，称为对准字，访存只需要一个总线周期。要访问的16 位字的低8 位字节存放在奇存储体中，称为未对准字，访存需要两个总线周期LDAYtRyKfE 5. 8088CPU 数据总线是8 位，若进行字操作，则需要两个总线周期，第一个周期访问低位，第二个周期访问高位Zzz6ZB2

11、Ltk 存储器的字位扩展，考试必考 (教科书 P71 习题 2、习题 6 74LS138 的综合应用必须熟练掌握，考试必考： (教科书 P55 P58。 P71 P72 习题 7、习题 8。 P231 第五 2 题dvzfvkwMI1 1. 存储器芯片的地址范围2. 地址线的连接 (片内地址，片外地址 3. 数据线的连接4. 控制线的连接 (片选信号CE，写信号WE，输出信号OE 等，以上信号都为低电平 来第 4 章输入输出与中断I/O 接口 把外围设备同微型计算机连接起来实现数据传送的控制电路称为“ 外设接口电路” ，即 I/O 接口I/O 端口 I/O 接口中可以由CPU 进行读或写的寄存

12、器被称为“ 端口 ”外设接口与CPU 的信息传送：精选学习资料 - - - - - - - - - 名师归纳总结 - - - - - - -第 6 页，共 17 页个人资料整理仅限学习使用7 / 17 1. 外设接口通过微机总线(片总线、内总线、外总线与 CPU 连接2. CPU 同外设接 * 换的三种信息：(1 数据信息，包括数字量、模拟量和开关量(2 状态信息，表示外设当前所处的工作状态(3 控制信息用于控制外设接口的工作3. 数据信息、状态信息、控制信息都是通过数据总线来传送的I/O 端口的编址方式及其特点：1. 独立编址 (专用的 I/O 端口编址 存储器和I/O 端口在两个独立的地址

13、空间中(1 优点： I/O 端口的地址码较短，译码电路简单，存储器同I/O 端口的操作指令不同，程序比较清晰。存储器和I/O 端口的控制结构相互独立，可以分别设计rqyn14ZNXI (2 缺点：需要有专用的I/O 指令，程序设计的灵活性较差2. 统一编址 (存储器映像编址 存储器和I/O 端口共用统一的地址空间，当一个地址空间分配给I/O 端口以后，存储器就不能再占有这一部分的地址空间EmxvxOtOco (1 优点：不需要专用的I/O 指令，任何对存储器数据进行操作的指令都可用于I/O 端口的数据操作，程序设计比较灵活。由于I/O 端口的地址空间是内存空间的一部分，这样，I/O端口的地址空

14、间可大可小，从而使外设的数量几乎不受限制SixE2yXPq5 (2 缺点： I/O 端口占用了内存空间的一部分，影响了系统的内存容量。访问I/O 端口也要同访问内存一样，由于内存地址较长，导致执行时间增加6ewMyirQFL 微机系统中，数据传送的控制方式：1. 程序控制方式，以CPU 为中心，数据传送的控制来自CPU，通过预先编制好的程序实现数据的传送2. DMA 方式，直接存储器访问，不需要CPU 干预，也不需要软件介入的高速传送方式程序控制传送方式分为三种：精选学习资料 - - - - - - - - - 名师归纳总结 - - - - - - -第 7 页，共 17 页个人资料整理仅限学

15、习使用8 / 17 1. 无条件传送方式，又称“ 同步传送方式 ” ，用于外设的定时是固定的而且是已知的场合，外设必须在微处理器限定的指令时间内准备就绪，并完成数据的接收或发送kavU42VRUs 2. 查询传送方式，当CPU 同外设工作不同步时，为保证数据传送的正确而提出的，CPU 必须先对外设进行状态检测，若外设已“ 准备好 ” ，才进行数据传送y6v3ALoS89 3. 中断传送方式，解决了“ 无条件传送方式” 和“ 查询传送方式” 只能串行工作的缺点，为了使 CPU 和外设之间可以并行工作，提出中断传送方式，采用中断方式传送数据时，CPU 从启动外设到外设就绪这段时间，仍在执行主程序，

16、当“ 中断服务程序” 执行完毕后，则重新返回主程序DMA 操作的基本方法：M2ub6vSTnP 1. 周期挪用， DMA 乘存储器空闲时访问存储器，周期挪用不减慢CPU 的操作2. 周期扩展， CPU 与 DMA 交替访问存储器，这种方法会使CPU 处理速度减慢，一次只能传送一个字节3. CPU 停机方式， CPU 等待 DMA 的操作，这是最常用的DMA 方式，由于CPU 处于空闲状态，所以会降低CPU 的利用率0YujCfmUCw DMAC 及其传送方式：1. 在 DMA 传送方式中，对数据传送过程进行控制的硬件称为DMA 控制器，即： DMAC 2. DMAC 的三种传送方式：(1 单字

17、节传送方式(2 成组传送方式(3 请求传送方式DMAC 的基本功能：1. 能接收外设的DMA 请求信号，并能向外设发出DMA 响应信号2. 能向 CPU 发出总线请求信号，当CPU 发出总线响应信号后，能接管对总线的控制权，进入 DMA 方式3. 能发出地址信息，对存储器寻址并修改地址指针4. 能发出读、写等控制信号，包括存储器访问信号和I/O 访问信号5. 能决定传送的字节数，并能判断DMA 传送是否结束精选学习资料 - - - - - - - - - 名师归纳总结 - - - - - - -第 8 页，共 17 页个人资料整理仅限学习使用9 / 17 6. 能发出 DMA 结束信号，释放总

18、线，使CPU 恢复正常工作8086 中断的特点：1. 最多可处理256 种不同的中断类型，每个中断都有一个中断类型码2. 外部中断 (硬件中断 。内部中断 (软件中断 8086 内部中断的特点：1. 中断类型码或者包含在指令中，或者是预先规定的2. 不执行 INTA 总线周期3. 除单步中断外，任何内部中断都无法禁止4. 除单步中断外，任何内部中断的优先级都比任何外部中断的高中断向量表：1. 中断向量表是存放中断服务程序入口地址(即：中断向量的表格2. 它存放在存储器的最低端，共1024 个字节，每4 个字节存放一个中断向量(形成一个单元，一共可存256 个中断向量eUts8ZQVRd 3.

19、每个单元 (4 字节 高地址的两个字节存放中断向量的段基值，低地址存放偏移量4. 每个单元 (4 字节 的最低地址为向量表地址指针，其值为对应的中断类型码乘4 8086 中断系统、中断分类 (南京大学出版的应试指导 P50 表格 sQsAEJkW5T 中断控制器的基本要求：1. 能控制多个中断源，实现中断传送2. 能对多个中断源同时发出的中断请求进行优先级判别3. 能实现中断嵌套4. 能提供对应中断源的中断类型码可编程中断控制器8259A 的主要功能：精选学习资料 - - - - - - - - - 名师归纳总结 - - - - - - -第 9 页，共 17 页个人资料整理仅限学习使用10

20、/ 17 1. 每一片 8259A 可管理 8 级优先权中断源，通过8259A 的级联，最多可管理64 级优先权的中断源2. 对任何一级中断源都可单独进行屏蔽，使该级中断请求暂时被挂起，直到取消屏蔽时为止3. 能向 CPU 提供可编程的标识码，对于8086CPU 来说就是中断类型码4. 具有多种中断优先权管理方式：(1 完全嵌套方式(2 自动循环方式(3 特殊循环方式(4 特殊屏蔽方式(5 查询排序方式8259A 的结构，由8个基本组成部分：1. IRR，8 位中断请求寄存器，用来存放从外设来的中断请求信号IR0 IR7 2. IMR ，8 位中断屏蔽寄存器，用来存放CPU 送来的屏蔽信号3.

21、 ISR，8 位中断服务寄存器，用来记忆正在处理中的中断级别4. PR，优先级判别器，也称优先级分析器5. 控制逻辑6. 数据总线缓冲器7. 读 /写逻辑8. 级联缓冲器 /比较器其中， IRR、IMR 、ISR、PR 和控制逻辑五个部分是实现中断优先管理的核心部件8259A 的中断结束方式：精选学习资料 - - - - - - - - - 名师归纳总结 - - - - - - -第 10 页，共 17 页个人资料整理仅限学习使用11 / 17 1. EOI 命令方式：(1 普通 EOI 命令(2 特殊 EOI 命令2. 自动 EOI 方式8259A 的中断工作顺序 (教科书 P93 P94

22、第 5 章并行接口片选 CE(低电平 ，确定当前对哪个芯片进行操作读写 RD/WR(WR 为低电平 ，决定 CPU 对 I/O 接口执行取出(读操作还是存入(写操作可编程 通过计算机指令来选择接口芯片的不同功能和不同通道联络 CPU 通过外设接口芯片同外设交换信息时，接口芯片与外设间有一定的“ 联络” 信号：(1 STB( 低电平 ，选通信号(2 RDY ，就绪信号接口电路应包含的电路单元：1. 输入 /输出数据锁存器和缓冲器2. 控制命令和状态寄存器3. 地址译码器4. 读写控制逻辑5. 中断控制逻辑简单 I/O 接口芯片和可编程I/O 接口芯片的异同处：1. 相同点：都可实现CPU 与外设

23、间的数据传送，都具有暂存信息的数据缓冲器或锁存器精选学习资料 - - - - - - - - - 名师归纳总结 - - - - - - -第 11 页，共 17 页个人资料整理仅限学习使用12 / 17 2. 不同点：(1 简单接口芯片功能单一(2 可编程接口芯片具有多种工作方式，可用程序来改变其基本功能74LS373 锁存器、 74LS244 缓冲器、 74LS245 数据收发器的外特性 (教科书 P100 P103GMsIasNXkA 可编程并行接口芯片8255A 的结构：1. 数据总线缓冲器2. 三个 8 位端口： PA、PB、 PC 3. A 组和 B 组的控制电路：A 组控制 PA

24、和 PC7 PC4，B 组控制 PB 和 PC3 PC0 4. 读 /写控制逻辑8255A 的工作方式：1. 方式 0 基本输入 /输出，输出锁存2. 方式 1 单向选通输入/输出，输入输出均锁存3. 方式 2 双向选通输入/输出，输入输出均锁存，仅限于A 组使用8255A 的应用要重点掌握，考试必考：1. 教科书 P110 P111 表格2. 教科书 P111 P112 8255A 的初始化3. 教科书 P113 应用举例4. 教科书 P117 习题 7 8255A 联络信号的作用：1. STB( 低电平 ：输入选通信号2. IBF：输入缓冲器满信号精选学习资料 - - - - - - -

25、- - 名师归纳总结 - - - - - - -第 12 页，共 17 页个人资料整理仅限学习使用13 / 17 3. OBF(低电平 ：输出缓冲器满信号4. ACK( 低电平 ：输出时响应信号5. INTR ：中断请求信号6. INTE ：中断允许信号7. INTE1 ：方式 2，由 PC6置/复位8. INTE2 ：方式 2，由 PC4置/复位8255A 初始化的两种控制命令字：1. 方式选择控制字(D7=1 2. C 口按位置 /复位控制字 (D7=0 16 位系统中并行接口的特点：1. 8086 最小方式的微机系统，8255A 芯片最多可有16 片，分为两组挂到系统总线上2. 一组 8

26、255A 的端口地址在奇地址边界上，另一组在偶地址边界上3. 每片 8255A 最多可提供3 个 8 位端口 (PA、PB、 PC，每一组最多可有192条 I/O 线来源 :考试大 -自考TIrRGchYzg 第 6 章定时器 /计数器电路定时器 /计数器在微机系统中的作用：1. 外部实时时钟，以实现延时控制或定时2. 能对外部事件计数的计数器可编程定时器/计数器的典型结构：1. 控制寄存器2. 控制逻辑3. 计数初值寄存器 CR 精选学习资料 - - - - - - - - - 名师归纳总结 - - - - - - -第 13 页，共 17 页个人资料整理仅限学习使用14 / 17 4. 计

27、数执行单元 CE 5. 计数输出锁存器 OL 可编程间隔定时器8253-5 具有三个独立的16 位减法计数器，三个计数器中每一个都有三条信号线：(1 CLK 计数输入，用于输入定时基准脉冲或计数脉冲(2 OUT 输出信号，以相应的电平指示计数的完成，或输出脉冲波形(3 GATE 选通输入，用于启动或禁止计数器的操作每个计数器都有三个寄存器：(1 控制寄存器(2 计数初值寄存器(3 减 1计数寄存器8253-5 的初始化： (教科书 P121。 P135 习题 5。 P231 第五。 1 题 1. 写入方式控制字2. 写入计数初始值注意此 2 项对应不同的端口地址8253-5 的工作方式 (教科

28、书 P122 P127 8253-5 的工作方式计数器启动方式输出波形(N 为计数初值 方式 0，计数结束中断方式软件启动 OUT 在计数为 0 时，由 L H 方式 1，硬件可重触发单稳态方式硬件启动 N * TCLK的负脉冲方式 2，速率发生器软/硬件启动 N * TCLK的重复负脉冲方式 3，方波方式软/硬件启动重复的方波方式 4，软件触发选通方式软件启动一个TCLK 的负脉冲精选学习资料 - - - - - - - - - 名师归纳总结 - - - - - - -第 14 页，共 17 页个人资料整理仅限学习使用15 / 17 方式 5，硬件触发选通方式硬件启动一个TCLK 的负脉冲第

29、 7 章串行接口在计算机领域中，有两种数据通信方式：串行传输、并行传输，二者区别：1. 距离：并行通信适用于近距离，串行通信适用于远距离2. 速度：并行接口的速度快于串行接口3. 费用：串行通信费用低于并行通信串行通信有两种基本通信方法：1. 异步通信 (ASYNC ，CPU 与外设之间有两项约定：字符格式、波特率(1 字符格式： 1 位起始位，低电平。5 8 位数据位，低位在前，高位在后。1 位奇偶校验位。 1 2 位终止位，高电平7EqZcWLZNX (2 波特率，单位时间内传送二进制数据的位数，以位/秒位单位2. 同步通信 (SYNC 串行通信的传送方向：1. 单工2. 半双工3. 全双

30、工调制解调器 (MODEM 的调制方式：1. 调幅2. 调频 (常用 3. 调相通用异步收发器UART 是用硬件实现串行通信的通信接口电路，由三部分组成：1. 接收器，将串行码转换为并行码精选学习资料 - - - - - - - - - 名师归纳总结 - - - - - - -第 15 页，共 17 页个人资料整理仅限学习使用16 / 17 2. 发送器，将并行码转换为串行吗3. 控制器UART 的三种出错标志：1. 奇偶错误 PE 2. 帧错误 TE 3. 溢出错误 OE RS-232C 是应用于串行二进制交换的数据通信设备DCE 和数据终端设备DTE 之间的标准接口，其电气特性：lzq7I

31、Gf02E 1. 数据 “ 0”，空号， +3V +15V 2. 数据 “ 1”，传号， -3V -15V 3. 规定使用DB-25 插头座DTE 数据终端设备是产生二进制信号的数据源，也是接受信息的目的，是由数据发送器或数据接收器或兼具二者组成的设备DCE 数据通信设备是提供 DTE 与通信线路之间通信的建立，维持和终止连接等功能的设备，同时执行信号变换与编码可编程通信接口8251A，四个与MODEM 相连的控制信号：1. DTR( 低电平 ，数据终端准备好(输出 2. DSR(低电平 ，数据装置准备好(输入 3. RTS(低电平 ，请求发送 (输出 4. CTS(低电平 ，清除发送信号(输

32、入 8251A 的初始化： (教科书 P149 P150。 P152 习题 7 精选学习资料 - - - - - - - - - 名师归纳总结 - - - - - - -第 16 页，共 17 页个人资料整理仅限学习使用17 / 17 1. 方式指令字，用来定义8251A 的一般工作特性，必须紧接在复位后由CPU 写入2. 命令指令字，用来指定芯片的实际操作，只有在已经写入了方式指令字后，才能由CPU写入命令指令字此二者都是由CPU 作为控制字写入的，写入时所用的口地址是相同的，复位后写入方式指令字，复位前写入的控制字都是命令指令字zvpgeqJ1hk 8251A 在工作中必须要CPU 对它进行干预，CPU 要做三种干预：1. 初始化2. 改变它的工作状态3. 及时读写数据精选学习资料 - - - - - - - - - 名师归纳总结 - - - - - - -第 17 页，共 17 页