2022年音乐发生器及简单电子琴eda设计方案 .pdf

《2022年音乐发生器及简单电子琴eda设计方案 .pdf》由会员分享，可在线阅读，更多相关《2022年音乐发生器及简单电子琴eda设计方案 .pdf（10页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、个人资料整理仅限学习使用音乐发生器及简单电子琴的eda设计摘 要本系统是采用EDA 技术设计的一个简易的八音符电子琴和音乐发生器，该系统基于计算机中时钟分频器的原理，采用自顶向下的设计方法来实现，它可以通过按键输入来控制音响。系统由乐曲自动演奏模块、乐器演示模块琴/乐功能选择模块、音调发生模块和数控分频模块五个部分组成。系统实现是用硬件描述语言VHDL按模块化方式进行设计，然后进行编程、时序仿真、整合。本系统功能比较齐全，有一定的使用价值。关键字电子琴； EDA ；VHDL ；音调发生； QuartusII；1 引言：1.1 设计目的1）利用数控分频器设计一个电子琴硬件电路和音乐发生器2）演奏

2、时可以选择是手演奏键盘输入）或自动演奏已存入的乐曲，并且能自动重复演奏1.2 设计的基本内容运用 VHDL 语言对简易电子琴的各个模块进行设计，并使用EDA 工具对各模块进行仿真验证。本设计包含如下三个模块：乐曲自动演奏模块，音调发生模块，数控分频模块，最后把各个模块整合后，通过电路的输入输出对应关系连接起来2.1 EDA 技术EDA 技术是在电子CAD 技术基础上发展起来的计算机软件系统，是指以计算机为工作平台，融合了应用电子技术、计算机技术、信息处理及智能化技术的最新成果，进行电子产品的自动设计。利用 EDA 工具，电子设计师可以从概念、算法、协议等开始设计电子系统，大量工作可以通过计算机

3、完成，并可以将电子产品从电路设计、性能分析到设计出IC 版图或 PCB 版图的整个过程的计算机上自动处理完成。现在对EDA 的概念或范畴用得很宽。包括在机械、电子、通信、航空航天、化工、矿产、生物、医学、军事等各个领域，都有EDA 的应用。目前EDA 技术已在各大公司、企事业单位和科研教案部门广泛使用。例如在飞机制造过程中，从设计、性能测试及特性分析直到飞行模拟，都可能涉及到EDA 技术。本文所指的EDA 技术，主要针对电子电路设计、 PCB 设计和 IC设计。2.2 硬件描述语言 VHDL 2.2.1 VHDL 的简介VHDL的 英 文 全 名 是 Very-High-Speed Integ

4、rated Circuit HardwareDescription Language, 诞生于 1982年。 1987年底， VHDL 被 IEEE和美国国防部确认为标准硬件描述语言。VHDL 语言是一种用于电路设计的高级语言，主要用于描述数字系统的结构，行为，功能和接口。除了含有许多具有硬件特征的语句外，VHDL 的语言形式和描述风格与句法是十分类似于一般的计算机高级语言。VHDL 的程序结构特点是将一项工程设计，或称设计实体可以是一个元件，一个电路模块或一个系统）分成外部和内部 或称不可视部分），既涉及实体的内部功能和算法完成部分。在对一个设计实体定义了外部界面后，一旦其内部开发完成后，其

5、他的设计就可以直接调用这个实体。2.2.2 VHDL 语言的特点功能强大、设计灵活。支持广泛、易于修改。强大的系统硬件描述能力。独立于器件的设计、与工艺无关。很强的移植能力。2.2.3 VHDL 的设计流程用 VHDL 语言设计电路的流程：在用 VHDL 语言来设计电路时, 主要的过程是这样的：1）使用文本编辑器输入设计源文件。2）使用编译工具编译源文件。VHDL 的编译器有很多，ACTIVE 公司， MODELSIM 公司，SYNPLICITY公司， SYNOPSYS 公司， VERIBEST公司等都有自己的编译器。3）功能仿真。对于某些人而言，仿真这一步似乎是可有可无的。但是对于一个可靠的

6、设计而言，任何设计最好都进行仿真，以保证设计的可靠性。另外，对于作为一个独立的设计工精选学习资料 - - - - - - - - - 名师归纳总结 - - - - - - -第 1 页，共 10 页个人资料整理仅限学习使用程而言，仿真文件的提供足可以证明你设计的完整性。4）综合。综合的目的是在于将设计的源文件由语言转换为实际的电路。这一部分的最终目的是生成门电路级的网表Netlist）。5）布局、布线。这一步的目的是生成用于烧写的编程文件。在这一步，将用到第4）步生成的网表并根据CPLD/FPG厂商的器件容量，结构等进行布局、布线。这就好像在设计PCB时的布局布线一样。先将各个设计中的门根据网

7、表的内容和器件的结构放在器件的特定部位。然后，在根据网表中提供的各门的连接，把各个门的输入输出连接起来。6）后仿真。这一步主要是为了确定你的设计在经过布局布线之后，是不是还满足你的设计要求。3 简易电子琴设计过程3.1简易电子琴的工作原理音乐产生原理及硬件设计由于一首音乐是许多不同的音阶组成的，而每个音阶对应着不同的频率，这样我们就可以利用不同的频率的组合，即可构成我们所想要的音乐了，当然对于单片机来产生不同的频率非常方便，我们可以利用单片机的定时/ 计数器来产生这样方波频率信号，因此，我们只要把一首歌曲的音阶对应频率关系弄正确即可。该电子琴可以实现两个功能，用按键 CS来选择不同功能，第一种

8、功能是用手动即通过按键的形式输入不同音名，第二种功能是音乐发生器，可以自动重复播放“梁祝”音乐。当CS 为高电平 1时，选择功能二，当CS 为低电平0时，选择功能一，由于本设计是利用的GW48EDA_PK3实验系统，选择的是NO.3方案，所以要长按实验箱上的八键，才会选择功能二。其硬件原理图如图一U?NOTQ?NPNR?RES2R?RES2R?RES2LS?RES2C?RES2VCCVCCBI/RBO4RBI5LT3A7B1C2D6a1 3b1 2c1 1d1 0e9f1 5g1 4U27 4LS2 48D?LEDQ9NPNR1R50VCC12345678161514131211109S2SW

9、-DIP8Q51Q12Q03Q24Q65Q76Q37Q89Q410Q911CO12CKINH13CLK14RST15U14 017N89 013D16LEDR392KN59013D13LEDR362KN29 013D10LEDR332 KN19013D9LEDR322KN79 013D15LEDR382 KN69013D14LEDR372 KN49 013D12LEDR352 KN39 013D11LEDR342 KR5 0VCC+5VVCCR?RES2VCCVCCS1RESTabfcgdeDP YLEDgn1234567abcdefgDS1DPY_ 7-SEGGNDG_PLL11 9nCEO

10、2 0nCE2 1MSEL02 2MSEL12 3DCLK2 4IO12 5IO12 6IO12 7IO12 8VCCIO12 9GND3 0IO13 1IO13 2IO13 3IO13 4IO13 5IO13 6IO38IO39IO40IO41IO42GND43VCCIO444GND45VCCINT46IO47IO48IO49IO50IO51IO52IO53IO54IO55IO56IO57IO58IO59IO60IO61IO62GND63VCCINT64GND65VCCIO466IO67IO68IO69IO70IO71IO72IO73IO74IO75IO76IO77IO78IO79GND80

11、VCCIO381IO82IO83IO84IO85CONF_DONE86n STATUS87TCK88TM S89TDO90IO91CLK392CLK293IO94TD195IO96IO97IO98IO99IO100GND101VCCIO3102IO103IO104IO105IO106IO107IO108IO109IO110IO111IO112IO113IO114VCCIO2115GND116VCCINT117GND118IO119IO120IO121IO122IO123IO124IO125IO126IO127IO128IO129IO130IO131IO132IO133IO134VCCINT13

12、5GND136VCCIO2137GND138IO139IO140IO141IO142IO143IO144IO11IO12IO13IO14IO15IO16IO17VCCIO18GND9IO11 0IO11 1IO11 2DATA01 3nCONFIG1 4VCCA_PLL11 5CLK01 6CLK11 7GNDA_PLL11 8IO37CYCLONEEP1 C3 T14 4C8*A1COMPONENT_1CLK12MHZCLK8HZ2.5V1.5V3.3VCLK图一）3.2简易电子琴的工作流程图如图二所示精选学习资料 - - - - - - - - - 名师归纳总结 - - - - - - -

13、第 2 页，共 10 页个人资料整理仅限学习使用图二）3.3简易电子琴中各模块的设计系统内部结构图如下图图三所示key6.0toneindex 13.0CLKtoneindex 23.0csindex 13.0index 23.0toneindex 3.0Index 3.0HIGHCODE3.0Tone10.0clkTone10.0SpkSclk12mhzcshigh1spkoutkey6.0code13.0notetabs:u2bmux:u3speakera:u5tone:u1clk8hztonetaba:u4。index2:in std_logic_vector(3 downto 0。cs

14、 :in std_logic。toneindex:out std_logic_vector(3 downto 0。end。architecture arc_bmux of bmux is begin 开始按键按下是否成功TO 初始化并开中断允放TO 中断识别按键功能根据按键功能，装入音符T 到 TO 中启动 TO 工作按键释放是否成功？停止 TO 工作精选学习资料 - - - - - - - - - 名师归纳总结 - - - - - - -第 3 页，共 10 页个人资料整理仅限学习使用process(cs begin case cs is when 0=toneindextoneindext

15、oneindex 。end notetabs 。architecture one of notetabs is signal counter:integer range 0 to 138 。begin cnt8:process(clk begin if counter=138 then counter=0。elsif clkevent and clk=1then counter begin case counter is when 00=toneindex2toneindex2toneindex2toneindex2toneindex2toneindex2toneindex2toneindex

16、2toneindex2toneindex2toneindex2toneindex2toneindex2toneindex2toneindex2toneindex2toneindex2toneindex2toneindex2toneindex2toneindex2toneindex2toneindex2toneindex2toneindex2toneindex2toneindex2toneindex2toneindex2toneindex2toneindex2toneindex2toneindex2toneindex2toneindex2toneindex2toneindex2toneindex

17、2toneindex2toneindex2toneindex2toneindex2toneindex2toneindex2toneindex2toneindex2toneindex2toneindex2toneindex2toneindex2toneindex2toneindex2toneindex2toneindex2toneindex2toneindex2toneindex2toneindex2toneindex2toneindex2toneindex2toneindex2toneindex2toneindex2toneindex2toneindex2toneindex2toneindex

18、2toneindex2toneindex2toneindex2toneindex2toneindex2toneindex2toneindex2toneindex2toneindex2toneindex2toneindex2toneindex2toneindex2toneindex2toneindex2toneindex2toneindex2toneindex2toneindex2toneindex2toneindex2toneindex2toneindex2toneindex2toneindex2toneindex2toneindex2toneindex2toneindex2toneindex

19、2toneindex2toneindex2toneindex2toneindex2toneindex2toneindex2toneindex2toneindex2toneindex2toneindex2toneindex2toneindex2toneindex2toneindex2toneindex2toneindex2toneindex2toneindex2toneindex2toneindex2toneindex2toneindex2toneindex2toneindex2toneindex2toneindex2toneindex2toneindex2toneindex2toneindex

20、2toneindex2toneindex2toneindex2toneindex2toneindex2toneindex2toneindex2toneindex2toneindex2toneindex2toneindex2null。end case 。end process 。end one 。3.3.3 按键 tone模块程序：library ieee。use ieee.std_logic_1164.all 。entity tone is port(key:in std_logic_vector(6 downto 0。toneindex1:out std_logic_vector(3 dow

21、nto 0 。end。architecture one of tone is begin search:process(key begin case key is when0000001=toneindex1toneindex1toneindex1toneindex1toneindex1toneindex1toneindex1toneindex1 。 CODE : OUT STD_LOGIC_VECTOR (3 DOWNTO 0 。 HIGH : OUT STD_LOGIC 。 Tone : OUT STD_LOGIC_VECTOR (10 DOWNTO 0。END。ARCHITECTURE

22、one OF ToneTaba IS BEGIN PROCESS(Index 精选学习资料 - - - - - - - - - 名师归纳总结 - - - - - - -第 6 页，共 10 页个人资料整理仅限学习使用 BEGIN CASE Index IS - 译码电路，查表方式，控制音调的预置数 WHEN 0000 = Tone=11111111111 。 CODE=0000。 HIGH Tone=01100000101 。 CODE=0001。 HIGH Tone=01110010000 。 CODE=0010 。 HIGH Tone=10000001100 。 CODE=0011。 HI

23、GH tone=10001011100 。 code=0100。 high Tone=10010101101 。 CODE=0101。 HIGH Tone=10100001010 。 CODE=0110。 HIGH Tone=10101011100 。 CODE=0111。 HIGH Tone=10110000010 。 CODE=0001。 HIGH Tone=10111001000 。 CODE=0010 。 HIGH Tone=11000000110 。 CODE=0011。 HIGH Tone=11001010110 。 CODE=0101 。 HIGH Tone=1101000010

24、0 。 CODE=0110。 HIGH Tone=11011000000 。 CODE=0001 。 HIGH NULL 。 END CASE。 END PROCESS。END。3.3.5Speakera 模块程序：LIBRARY IEEE 。USE IEEE.STD_LOGIC_1164.ALL 。USE IEEE.STD_LOGIC_UNSIGNED.ALL 。ENTITY Speakera IS PORT ( clk : IN STD_LOGIC 。 Tone : IN STD_LOGIC_VECTOR (10 DOWNTO 0 。 SpkS : OUT STD_LOGIC 。END。A

25、RCHITECTURE one OF Speakera IS SIGNAL PreCLK, FullSpkS : STD_LOGIC 。BEGIN DivideCLK : PROCESS(clk VARIABLE Count4 : STD_LOGIC_VECTOR (3 DOWNTO 0 。 BEGIN 精选学习资料 - - - - - - - - - 名师归纳总结 - - - - - - -第 7 页，共 10 页个人资料整理仅限学习使用 PreCLK 11 THEN PreCLK - 11 位可预置计数器 VARIABLE Count11 : STD_LOGIC_VECTOR (10 DO

26、WNTO 0 。BEGIN IF PreCLKEVENT AND PreCLK = 1 THEN IF Count11 = 16#7FF# THEN Count11 := Tone 。 FullSpkS = 1。 ELSE Count11 := Count11 + 1 。 FullSpkS -将输出再2 分频，展宽脉冲，使扬声器有足够功率发音 VARIABLE Count2 : STD_LOGIC 。BEGIN IF FullSpkSEVENT AND FullSpkS = 1 THEN Count2 := NOT Count2 。 IF Count2 = 1 THEN SpkS = 1。 E

27、LSE SpkS 。cs:in std_logic。code1:out std_logic_vector(3 downto 0 。high1:out std_logic。spkout:out std_logic。end。architecture one of top is component tone port(key:in std_logic_vector(6 downto 0。toneindex1:out std_logic_vector(3 downto 0 。end component 。component notetabs PORT ( clk : IN STD_LOGIC 。 To

28、neIndex2 : OUT STD_LOGIC_VECTOR (3 DOWNTO 0 。END component。component bmux port(index1:in std_logic_vector(3 downto 0。精选学习资料 - - - - - - - - - 名师归纳总结 - - - - - - -第 8 页，共 10 页个人资料整理仅限学习使用index2:in std_logic_vector(3 downto 0。cs :in std_logic。toneindex:out std_logic_vector(3 downto 0。end component 。co

29、mponent tonetaba PORT ( Index : IN STD_LOGIC_VECTOR (3 DOWNTO 0 。 CODE : OUT STD_LOGIC_VECTOR (3 DOWNTO 0 。 HIGH : OUT STD_LOGIC 。 Tone : OUT STD_LOGIC_VECTOR (10 DOWNTO 0 。END component。component speakera PORT ( clk : IN STD_LOGIC 。 Tone : IN STD_LOGIC_VECTOR (10 DOWNTO 0 。 SpkS : OUT STD_LOGIC 。EN

30、D component。signal toneindex1:std_logic_vector(3 downto 0 。signal toneindex2:std_logic_vector(3 downto 0 。signal toneindex:std_logic_vector(3 downto 0 。signal tone1:std_logic_vector(10 downto 0 。begin u1:tone port map(key,toneindex1 。u2:notetabs port map(clk8hz,toneindex2 。u3:bmux port map(toneindex

31、1,toneindex2,cs,toneindex 。u4:tonetaba port map(toneindex,code1,high1,tone1 。u5:speakera port map(clk12mhz,tone1,spkout 。end。4、编译、仿真、下载验证1、编译过程1）建立顶层设计文件夹MYEDADZQ 在硬盘适当位置建立MYEDADZQ文件夹中。注意：该文件夹的路径中不能包含汉字。路径中的所有目录和子目录的名称都必须符合VHDL 的语法规则。2）子模块文件的设计打开QuartusII ，新建五个.VHD文件，输入所有的子模块源程序后保存在MYEDADZQ文件夹下，并进行查

32、错操作。3）顶层模块文件设计打开 QuartusII，新建一个TOP.VHD 文件，输入源程序后进行保存、查错、编译、功能和时序仿真等相关操作。2、仿真结果由于本设计从功能和时序仿真图上来判断设计是否成功不太直观。最好的方法是完成下载验证通过实际电路验证，所以这里给出仿真结果有误差不是很符合实际效果。下面只给出顶层设计的时序仿真图，如图四所示精选学习资料 - - - - - - - - - 名师归纳总结 - - - - - - -第 9 页，共 10 页个人资料整理仅限学习使用图四）3、下载验证1）锁定引脚按照下表表一所示对应关系锁定引脚。名称引脚名称引脚CLK8HZ PIN_17 KEY0

33、PIN_1 CLK12MHZ PIN_92 KEY1 PIN_2 CODE10 PIN_39 KEY2 PIN_3 CODE11 PIN_40 KEY3 PIN_4 CODE12 PIN_41 KEY4 PIN_5 CODE13 PIN_42 KEY5 PIN_6 CS PIN_10 KEY6 PIN_7 HIGH1 PIN_11 SPKOUT PIN_129 表一）2、下载验证通过选择GW48EDA_PK3实验箱NO.3 配置方案，按照前面所述的方法进行程序配置，然后进行验证演示5 结束语通过这些日子的设计，终于完成了简易电子琴设计，该设计让我懂得了许多的东西，包括专业方面和学习方面的，在系

34、统设计上面我知道了要设计一个电子系统是要经过许多步骤，包括硬件和软件方面的知识，在学习方面，她让我懂得了学习要扎实，一开始我很简单的认为只要把VHDL语言弄懂了就算是完成了一个电子系统的设计，到了后来验收时，我才发现我是错误的，这里面包括要对整个系统做到完全的把握，包括每一个步骤，还让我自学了用protell画一些简单的系统原理图，总之让我明白了很多的东西，在该设计的过程中，我得到了李岩老师的帮助和指导，在此感谢李岩老师。参考文献 ：1 李国洪 . 沈明山 .EDA技术与实践 . 机械工业出版社， 2004 年 7 月2 沈明山 .EDA技术及可编程器件应用实例. 科学出版社，2004 年 10 月3 赵明富 . 李立军 .EDA技术基础 . 北京大学出版社，2007 年 6 月4 江国强 .EDA技术与应用 . 电子工业出版社，2007 年 4 月5 百度百科 .VHDL.http:/ 精选学习资料 - - - - - - - - - 名师归纳总结 - - - - - - -第 10 页，共 10 页