半导体存储器及存储扩展课件.ppt

《半导体存储器及存储扩展课件.ppt》由会员分享，可在线阅读，更多相关《半导体存储器及存储扩展课件.ppt（57页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、关于半导体存储器关于半导体存储器及存储扩展及存储扩展现在学习的是第1页，共57页 鲁东大学 LUDONG UNIVERSITY半导体存储器半导体存储器半导体存储器半导体存储器随机存取存储器随机存取存储器 （RAMRAM）只读存储器只读存储器（ROMROM）静态静态RAMRAM（）动态动态RAMRAM（）掩膜式掩膜式ROMROM（）可编程可编程ROMROM（）可擦除可擦除PROMPROM（）电可擦除电可擦除PROMPROM（）TTLTTL型型RAMRAMMOSMOS型型RAMRAM与与MOSMOS型比型比集成度低，速度快，集成度低，速度快，CPUCPU内部寄存器内部寄存器现在学习的是第2页，共5

2、7页 鲁东大学 LUDONG UNIVERSITY半导体存储器半导体存储器-SRAM 行地址选择行地址选择 T6AA T5 T3 T2 T1 T4VCC 列地址选择列地址选择 T8 T7I/O I/O 列列所有存储元所有存储元共用此电路共用此电路触发器触发器A和和A原端原端/反端反端SRAM-SRAM-触发器存储原理触发器存储原理现在学习的是第3页，共57页 鲁东大学 LUDONG UNIVERSITY半导体存储器半导体存储器-SRAMA3A0A1A2行行地地址址译译码码列列地地址址译译码码40128731511013031211CSCSWEWE11OEOE现在学习的是第4页，共57页 鲁东大

3、学 LUDONG UNIVERSITY半导体存储器半导体存储器-SRAMA3A0A1A2行行地地址址译译码码列列地地址址译译码码40128731511013031211CSCSWEWE11OEOE现在学习的是第5页，共57页 鲁东大学 LUDONG UNIVERSITY半导体存储器半导体存储器-SRAMA3A0A1A2行行地地址址译译码码列列地地址址译译码码40128731511013031211CSCSWEWE11OEOE现在学习的是第6页，共57页 鲁东大学 LUDONG UNIVERSITY半导体存储器半导体存储器-SRAMA3A0A1A2行行地地址址译译码码列列地地址址译译码码4012

4、8731511013031211CSCSWEWE11OEOE现在学习的是第7页，共57页 鲁东大学 LUDONG UNIVERSITY半导体存储器半导体存储器-SRAMA3A0A1A2行行地地址址译译码码列列地地址址译译码码40128731511013031211CSCSWEWE11OEOE现在学习的是第8页，共57页 鲁东大学 LUDONG UNIVERSITY半导体存储器半导体存储器-SRAM常用常用RAMRAM芯片型号芯片型号2114 2114 1 1K K*4b4b数据管脚：数据管脚：地址管脚：地址管脚：控制管脚：控制管脚：4 4根根 D0D3D0D31010根根 A0A9A0A9CS

5、CSWEWE21142114CSWED0D1D2D3A7A8A9A6A5A4A3A0A1A2现在学习的是第9页，共57页 鲁东大学 LUDONG UNIVERSITY半导体存储器半导体存储器-SRAM常用常用RAMRAM芯片型号芯片型号6116 6116 2 2K K*8b8b数据管脚：数据管脚：地址管脚：地址管脚：控制管脚：控制管脚：8 8根根 D0D7D0D71111根根 A0A10A0A10CSCSWEWEOEOE61166116CSWEA7A8A9A6A5A4A3A0A1A2D0D1D2D5D4D3D7D6A10OE现在学习的是第10页，共57页 鲁东大学 LUDONG UNIVERS

6、ITY半导体存储器半导体存储器-DRAM读出再生读出再生放大器放大器列选择线列选择线Y Y 行选择线行选择线X X数据数据I/OI/O线线读出过程读出过程写入过程写入过程电容储电原理电容储电原理数据线有电流，读出数据线有电流，读出1 1写入写入1 1，充电，充电写入写入0 0，放电，放电破坏性读出破坏性读出需再生需再生现在学习的是第11页，共57页 鲁东大学 LUDONG UNIVERSITY半导体存储器半导体存储器-DRAM与与SRAMSRAM不同，不同，DRAMDRAM芯片通常设计为位结构芯片通常设计为位结构即，每个存储单元只有即，每个存储单元只有1 1位位常用的常用的DRAMDRAM，如

7、：如：v21162116（1616K K*1bit1bit）v21182118（8 8K K*1bit1bit）v21642164（6464K K*1bit1bit）v2125621256（256256K K*1bit1bit）容量容量6464K K*1bit1bit数据线数据线两两根根 Din,DoutDin,Dout地址线地址线8 8根根(复用复用)A0A7 A0A7控制线控制线3 3根根CAS RASWE21642164WEA6A5A4A3A0A1A2DINCASRASA7DOUT现在学习的是第12页，共57页 鲁东大学 LUDONG UNIVERSITY半导体存储器半导体存储器-DRA

8、M与与SRAMSRAM相比，相比，DRAMDRAM具有以下特点：具有以下特点：v相同点：相同点：内部存储矩阵结构同内部存储矩阵结构同SRAMSRAMv不同点：不同点：DRAMDRAM集成度高集成度高芯片容量大芯片容量大地址线根数多地址线根数多采用行采用行/列地址复用管脚，分两列地址复用管脚，分两次送入地址次送入地址采用行采用行/列地址复用管脚，以列地址复用管脚，以减少芯片管脚数减少芯片管脚数DRAMDRAM采用电容存电原理采用电容存电原理电容的电阻并非电容的电阻并非电容电荷流失前，需要重新充电电容电荷流失前，需要重新充电DRAMDRAM需要动态刷新需要动态刷新DRAMDRAM需要动态刷新需要动

9、态刷新按行进行刷新，刷新周期按行进行刷新，刷新周期2 2msmsv刷新只需行地址刷新只需行地址v地址由芯片内部产生地址由芯片内部产生v刷新过程中，不能进行存储操作刷新过程中，不能进行存储操作现在学习的是第13页，共57页 鲁东大学 LUDONG UNIVERSITYDRAM的动态刷新的动态刷新DRAM动态刷新动态刷新v 刷新：读出原信息后刷新：读出原信息后，放大后，再重新写入，放大后，再重新写入的的再生再生过程。过程。v刷新周期：刷新周期：2ms2msv刷新方式：逐行刷新刷新方式：逐行刷新在刷新周期内，需要对在刷新周期内，需要对所有的单元再生所有的单元再生v 集中刷新方式集中刷新方式v 分散刷

10、新方式分散刷新方式v 异步刷新方式异步刷新方式e.ge.g 128128行行128128列结构列结构 DRAMDRAM 存取周期存取周期0.5us0.5us机制简单，死时间长机制简单，死时间长无死时间，但存储周期长，无死时间，但存储周期长，效率低效率低死时间短死时间短不影响存储周期不影响存储周期现在学习的是第14页，共57页 集中刷新集中刷新“死时间率死时间率”为为 128/4000 100%=3.2%“死区死区”为为 0.5 s 128=64 s周期序号周期序号地址序号地址序号tc0123871387201tctctctc3999V W01127读读/写或维持写或维持刷新刷新读读/写或维持写

11、或维持3872个周期个周期（1984）128个周期个周期（64刷新刷新时间间隔时间间隔（2ms）刷新序号刷新序号sstcXtcY DRAM的动态刷新的动态刷新现在学习的是第15页，共57页t tC C=t tM M+t tR R读写读写 刷新刷新无无“死区死区”分散刷新分散刷新(存取周期为存取周期为 0.5 0.5 ss +0.5 0.5 s)s)W/RREF0W/RtRtMtCREF126REF127REFW/RW/RW/RW/R刷新间隔刷新间隔 128128 个读写周期个读写周期现在学习的是第16页，共57页异步刷新方式异步刷新方式将刷新安排在指令译码阶段，不会出现将刷新安排在指令译码阶段

12、，不会出现“死区死区”“死区死区”为为 0.5 s若每隔若每隔 15.6 s 15.6 s 刷新一行刷新一行而且每行每而且每行每 2 2 ms ms 刷新一次刷新一次W/RW/R W/RtRtCREF0W/RW/RW/RW/R2ms/1282ms/128 刷新一行刷新一行tCtCW/R现在学习的是第17页，共57页 鲁东大学 LUDONG UNIVERSITY半导体存储器半导体存储器-ROM D0 D1 D2地地址址译译码码器器 A0A1存储存储0 0，有，有mosmos管管MROM,MROM,出厂时，存储信息已固定，不可更改出厂时，存储信息已固定，不可更改现在学习的是第18页，共57页 鲁东

13、大学 LUDONG UNIVERSITY半导体存储器半导体存储器-ROM存储存储1 1，对应位熔丝完好，对应位熔丝完好写入写入0 0，对应位熔丝熔断，对应位熔丝熔断行线行线列线列线PROM允许一次性编程允许一次性编程现在学习的是第19页，共57页 鲁东大学 LUDONG UNIVERSITY半导体存储器半导体存储器-ROMEPROM允许多次编程允许多次编程在次写入前在次写入前需要将内容全部擦除需要将内容全部擦除字选线字选线浮置栅场效应管浮置栅场效应管V Vcccc位位线线浮置栅场效应管存储数据浮置栅场效应管存储数据有浮置栅，存储有浮置栅，存储0 0无浮置栅，存储无浮置栅，存储1 1紫外光擦除，

14、擦除后，内容为全紫外光擦除，擦除后，内容为全1 1现在学习的是第20页，共57页 鲁东大学 LUDONG UNIVERSITY半导体存储器半导体存储器-ROM27162716A7A8A9A6A5A4A3A0A1A2D0D1D2D5D4D3D7D6A10OECE现在学习的是第21页，共57页 鲁东大学 LUDONG UNIVERSITY半导体存储器半导体存储器-ROM与与EPROMEPROM相比，相比，EEPROMEEPROM具有以下特点：具有以下特点：v电可擦电可擦，不需要单独擦除器件，不需要单独擦除器件v不需要不需要额外的额外的编程电压编程电压EEPROMEEPROM使用方法与使用方法与RA

15、MRAM类似类似v可直接读可直接读/写，写之前对应单元擦除写，写之前对应单元擦除v集成度比集成度比EPROMEPROM低，低，容量小容量小v但存取速度比但存取速度比RAMRAM慢的多慢的多现在学习的是第22页，共57页 鲁东大学 LUDONG UNIVERSITY半导体存储器半导体存储器-ROMFLASH MEMORY FLASH MEMORY 闪存闪存改善改善EEPROMEEPROM集成度低，速度慢的问题集成度低，速度慢的问题具有以下特点具有以下特点：功能近似于功能近似于RAMRAM，可在系统进行读可在系统进行读/写写操作操作集成度高，价格低，可靠性高集成度高，价格低，可靠性高擦写速度快，可

16、擦写次数多擦写速度快，可擦写次数多只能按页只能按页/块进行擦除，不能对字擦除块进行擦除，不能对字擦除FLASH MEMORY-FLASH MEMORY-各种存储卡各种存储卡现在学习的是第23页，共57页 鲁东大学 LUDONG UNIVERSITY存储器扩展技术存储器扩展技术3.3.存储器扩展技术存储器扩展技术I.I.存储器的扩展方法存储器的扩展方法 由于单芯片容量有限，需要使用由于单芯片容量有限，需要使用多块多块存储器芯片存储器芯片构成系统的存储器构成系统的存储器-存储器的存储器的扩展扩展 考虑考虑多块芯片与系统总线多块芯片与系统总线之间之间v 数据线的连接数据线的连接v 地址线的连接地址线

17、的连接v 控制线的连接控制线的连接现在学习的是第24页，共57页 鲁东大学 LUDONG UNIVERSITYv位扩展位扩展存储器扩展技术存储器扩展技术3.3.存储器扩展技术存储器扩展技术I.I.存储器的扩展方法存储器的扩展方法 问题问题1 1：用两块：用两块21142114（1 1K K*4bit4bit）构成构成1 1K K*8bit8bit的存储空间的存储空间1 1K K*4bit4bit1 1K K*8bit8bit目标存储器存储单元长度比使用的目标存储器存储单元长度比使用的单芯片的单元长度长单芯片的单元长度长需要进行存储需要进行存储单元长度的扩展单元长度的扩展扩展需要芯片数扩展需要芯

18、片数=要求存储容量要求存储容量单片存储容量单片存储容量需要需要1 1K K*8bit8bit/（1K1K*4bit4bit）=2=2片片现在学习的是第25页，共57页 鲁东大学 LUDONG UNIVERSITYv位扩展位扩展存储器扩展技术存储器扩展技术3.3.存储器扩展技术存储器扩展技术I.I.存储器的扩展方法存储器的扩展方法 问题问题1 1：用两块：用两块21142114（1 1K K*4bit4bit）构成构成1 1K K*8bit8bit的存储空间的存储空间1010根地址线根地址线4 4根数据线根数据线1010根地址线根地址线8 8根数据线根数据线1010根地址线根地址线4 4根数据线

19、根数据线1 1K K*4bit4bit1 1K K*8bit8bit1 1K K*4bit4bit高高4 4根数据线根数据线低低4 4根数据线根数据线用于位扩展的芯片，地址空间相同，用于位扩展的芯片，地址空间相同，地址线和地址线和片选线连接相同片选线连接相同各芯片的数据线各芯片的数据线分别连接数据线的不同段分别连接数据线的不同段现在学习的是第26页，共57页 鲁东大学 LUDONG UNIVERSITYDDD047v位扩展位扩展存储器扩展技术存储器扩展技术3.3.存储器扩展技术存储器扩展技术I.I.存储器的扩展方法存储器的扩展方法 问题问题1 1：用两块：用两块21142114（1 1K K*

20、4bit4bit）构成构成1 1K K*8bit8bit的存储空间的存储空间地址线和片选线连接相同地址线和片选线连接相同数据线分别连接不同段数据线分别连接不同段9AA021142114CSWE现在学习的是第27页，共57页 鲁东大学 LUDONG UNIVERSITYv位扩展位扩展存储器扩展技术存储器扩展技术3.3.存储器扩展技术存储器扩展技术I.I.存储器的扩展方法存储器的扩展方法 问题问题2 2：用：用1 1K K8 8位存储芯片组成位存储芯片组成 2 2K K8 8位的存储器位的存储器地址线和片选线连接相同地址线和片选线连接相同数据线分别连接不同段数据线分别连接不同段1 1K K8 8位

21、位2 2K K8 8位位单芯片存储单元的个数不够单芯片存储单元的个数不够多片芯片多片芯片扩展存储单元的数量扩展存储单元的数量v字扩展字扩展扩展所需芯片的数量：扩展所需芯片的数量：2 2K K8 8位位1 1K K8 8位位=2=2片片1 1K K8 8位位1 1K K8 8位位=2 2K K8 8位位1010根根地址线地址线8 8根数据线根数据线1010根根地址线地址线8 8根数据线根数据线1111根根地址线地址线8 8根数据线根数据线?数据线连接相同，依次数据线连接相同，依次连接到连接到系统数据线上系统数据线上现在学习的是第28页，共57页 鲁东大学 LUDONG UNIVERSITY1 1

22、K K8 8位位1 1K K8 8位位=2 2K K8 8位位v位扩展位扩展存储器扩展技术存储器扩展技术3.3.存储器扩展技术存储器扩展技术I.I.存储器的扩展方法存储器的扩展方法 问题问题2 2：用：用1 1K K8 8位存储芯片组成位存储芯片组成 2 2K K8 8位的存储器位的存储器地址线和片选线连接相同地址线和片选线连接相同数据线分别连接不同段数据线分别连接不同段v字扩展字扩展地址线连接分析地址线连接分析1KB1KB空间空间1KB1KB空间空间0 0数据线连接相同，依次数据线连接相同，依次连接到系连接到系统数据线上统数据线上A9 A8 A7 A6 A5 A4 A3 A2 A1 A0A9

23、 A8 A7 A6 A5 A4 A3 A2 A1 A00 0 0 0 0 0 0 0 0 00 0 0 0 0 0 0 0 0 01 1 1 1 1 1 1 1 1 11 1 1 1 1 1 1 1 1 10 0 0 0 0 0 0 0 0 00 0 0 0 0 0 0 0 0 01 1 1 1 1 1 1 1 1 11 1 1 1 1 1 1 1 1 10 01 11 1芯片地址管脚连接到地址总线低位芯片地址管脚连接到地址总线低位地址总线的高位地址总线的高位用于选择不同的芯片，即用于选择不同的芯片，即生成生成片选逻辑片选逻辑地址管脚连接地址总线低位地址管脚连接地址总线低位地址总线的高位生成片

24、选地址总线的高位生成片选现在学习的是第29页，共57页 鲁东大学 LUDONG UNIVERSITYv位扩展位扩展存储器扩展技术存储器扩展技术3.3.存储器扩展技术存储器扩展技术I.I.存储器的扩展方法存储器的扩展方法 问题问题2 2：用：用1 1K K8 8位存储芯片组成位存储芯片组成 2 2K K8 8位的存储器位的存储器地址线和片选线连接相同地址线和片选线连接相同数据线分别连接不同段数据线分别连接不同段v字扩展字扩展数据线连接相同，依次数据线连接相同，依次连接到系连接到系统数据线上统数据线上地址管脚连接地址总线低位地址管脚连接地址总线低位地址总线的高位生成片选地址总线的高位生成片选WEA

25、10 1K 8b b 1K 8b bA1A0A9D7D0CS1CS0 1现在学习的是第30页，共57页 鲁东大学 LUDONG UNIVERSITYv位扩展位扩展存储器扩展技术存储器扩展技术3.3.存储器扩展技术存储器扩展技术I.I.存储器的扩展方法存储器的扩展方法 问题问题3:3:用用21142114构成构成2 2K K*8 8的的RAMRAM地址线和片选线连接相同地址线和片选线连接相同数据线分别连接不同段数据线分别连接不同段v字扩展字扩展数据线连接相同，依次连接到系数据线连接相同，依次连接到系统数据线上统数据线上地址管脚连接地址总线低位地址管脚连接地址总线低位地址总线的高位生成片选地址总线

26、的高位生成片选即使用即使用1 1K K*4b4b的芯片构成的芯片构成2 2K K*8bRAM8bRAM既需要进行字扩展，又需要进行位扩展既需要进行字扩展，又需要进行位扩展v字位扩展字位扩展需要芯片数量：需要芯片数量：1 1K K*4b4b2 2K K*8b8b=2=2*2 2=4=4片片位扩展位扩展2 2片片1 1K K*8 8需要需要2 2组组1 1K K*8b8b字位同时扩展时字位同时扩展时用于位扩展的组内遵循位扩展连接规则用于位扩展的组内遵循位扩展连接规则用于字扩展的各组遵循字扩展连接规则用于字扩展的各组遵循字扩展连接规则现在学习的是第31页，共57页 鲁东大学 LUDONG UNIVE

27、RSITYv位扩展位扩展存储器扩展技术存储器扩展技术3.3.存储器扩展技术存储器扩展技术I.I.存储器的扩展方法存储器的扩展方法 问题问题3:3:用用21142114构成构成2 2K K*8 8的的RAMRAM地址线和片选线连接相同地址线和片选线连接相同数据线分别连接不同段数据线分别连接不同段v字扩展字扩展数据线连接相同，依次连接到系数据线连接相同，依次连接到系统数据线上统数据线上地址管脚连接地址总线低位地址管脚连接地址总线低位地址总线的高位生成片选地址总线的高位生成片选v字位扩展字位扩展DDD047WE21142114211421149AA0A10 1CSCSCSCS现在学习的是第32页，共

28、57页 鲁东大学 LUDONG UNIVERSITY存储器扩展技术存储器扩展技术3.3.存储器扩展技术存储器扩展技术I.I.存储器的扩展方法存储器的扩展方法 v位扩展位扩展 v字扩展字扩展v字位扩展字位扩展II.II.存储器的寻址问题存储器的寻址问题CPU存储器存储器地址线地址线地址线根数地址线根数多于多于单芯片地址线根数单芯片地址线根数CPU地址线地址线低位低位 连接连接 芯片地址线芯片地址线CPU地址线地址线高位高位 选择选择 存储芯片存储芯片CPU地址线高位地址线高位 生成各芯片片选信号生成各芯片片选信号v线选法线选法v全译码片选法全译码片选法v局部译码片选法局部译码片选法各芯片片选芯片

29、的生成各芯片片选芯片的生成现在学习的是第33页，共57页 鲁东大学 LUDONG UNIVERSITY存储器扩展技术存储器扩展技术 每块存储芯片（每块存储芯片（I/O接口芯片）接口芯片）使用一根使用一根地址线作为片选信号地址线作为片选信号 适用于：存储容量不大，芯片数不多的系统适用于：存储容量不大，芯片数不多的系统EX:CPU有有16根地址线，扩展根地址线，扩展16KB的存储空的存储空间，使用间，使用4K*8b的芯片的芯片分析：分析：CPU地址线地址线A0A15,共共64KB空间空间扩展扩展16KB，需需4块块4K*8b的芯片的芯片4K*8b芯片地址管脚芯片地址管脚A0A11，共共12根根将芯

30、片将芯片A0A11连接到连接到CPU A0A11 CPU的的A12A15分别作分别作4块芯片的片选线块芯片的片选线3.3.存储器扩展技术存储器扩展技术I.I.存储器的扩展方法存储器的扩展方法 II.II.存储器的寻址问题存储器的寻址问题各芯片片选信号的生成各芯片片选信号的生成v线选法线选法现在学习的是第34页，共57页 鲁东大学 LUDONG UNIVERSITY片片1 1地址范围地址范围A11A0片片2 2地址范围地址范围片片3 3地址范围地址范围片片4 4地址范围地址范围0011001100110011存储器扩展技术存储器扩展技术EX:CPU有有16根地址线，扩展根地址线，扩展16KB的存

31、储空间的存储空间，使用，使用4K*8b的芯片的芯片将芯片将芯片A0A11连接到连接到CPU A0A11 CPU的的A12A15分别作分别作4块芯片的片选线块芯片的片选线A15 A14 A13 A12v1 1 0 1 1 1 01 1 0 11 1 0 11 0 1 1 1 0 1 10 1 1 10 1 1 1防止出现防止出现地址重叠地址重叠浪费浪费48KB空间空间3.3.存储器扩展技术存储器扩展技术I.I.存储器的扩展方法存储器的扩展方法 II.II.存储器的寻址问题存储器的寻址问题各芯片片选信号的生成各芯片片选信号的生成v线选法线选法每芯片使用一根高地址线作片选每芯片使用一根高地址线作片选

32、不需译码，但空间浪费不需译码，但空间浪费可能出现地址重叠可能出现地址重叠现在学习的是第35页，共57页 鲁东大学 LUDONG UNIVERSITY存储器扩展技术存储器扩展技术CPU高位全部高位全部参与译码，生成的译码参与译码，生成的译码信号作为各芯片的片选逻辑信号作为各芯片的片选逻辑充分利用充分利用CPU存储空间存储空间将单芯片准确定位到将单芯片准确定位到CPU某一存储某一存储地址空间地址空间EX:CPU有有16根地址线，扩展根地址线，扩展16KB的存储空间的存储空间，使用，使用4K*8b的芯片的芯片CPU高高4位位A15A12全部参与译码全部参与译码产生产生16根根译码线译码线4片片4K*

33、8b只使用其中只使用其中4根根余下的余下的12根译码线根译码线-48KB空间保留空间保留3.3.存储器扩展技术存储器扩展技术I.I.存储器的扩展方法存储器的扩展方法 II.II.存储器的寻址问题存储器的寻址问题各芯片片选信号的生成各芯片片选信号的生成v线选法线选法每芯片使用一根高地址线作片选每芯片使用一根高地址线作片选不需译码，但空间浪费不需译码，但空间浪费可能出现地址重叠可能出现地址重叠v全译码片选法全译码片选法现在学习的是第36页，共57页 鲁东大学 LUDONG UNIVERSITY存储器扩展技术存储器扩展技术3.3.存储器扩展技术存储器扩展技术I.I.存储器的扩展方法存储器的扩展方法

34、II.II.存储器的寻址问题存储器的寻址问题各芯片片选信号的生成各芯片片选信号的生成v线选法线选法每芯片使用一根高地址线作片选每芯片使用一根高地址线作片选不需译码，但空间浪费不需译码，但空间浪费可能出现地址重叠可能出现地址重叠v全译码片选法全译码片选法充分利用充分利用CPU存储空间存储空间准确定位地址空间准确定位地址空间全部高地址线译码，产生片选全部高地址线译码，产生片选v局部译码片选法局部译码片选法只对只对部分部分高位地址线高位地址线译码译码其余高位线不用其余高位线不用EX:CPU有有16根地址线，扩展根地址线，扩展16KB的存储空的存储空间，使用间，使用4K*8b的芯片的芯片扩展扩展4块芯

35、片，产生块芯片，产生4个片选个片选，只需，只需两位两位高高地址进行译码地址进行译码对对A15和和A14进行译码，进行译码，A12,A11不用不用简化译码简化译码以浪费存储空间为代价以浪费存储空间为代价简化译码简化译码空间浪费空间浪费常用常用常用常用现在学习的是第37页，共57页 鲁东大学 LUDONG UNIVERSITY存储器扩展技术存储器扩展技术3.3.存储器扩展技术存储器扩展技术I.I.存储器的扩展方法存储器的扩展方法 II.II.存储器的寻址问题存储器的寻址问题III.III.存储器与存储器与CPUCPU的连接的连接v总线负载能力总线负载能力v存储器与存储器与CPUCPU之间速度匹之间

36、速度匹配问题配问题v存储器的组织存储器的组织 地址分配地址分配片选逻辑片选逻辑内存空间内存空间用户区用户区系统区系统区RAMROM根据地址空间范围根据地址空间范围确定容量确定容量合理选择芯片合理选择芯片生成每块芯片片生成每块芯片片选逻辑选逻辑现在学习的是第38页，共57页 鲁东大学 LUDONG UNIVERSITY存储器扩展技术存储器扩展技术3.3.存储器扩展技术存储器扩展技术I.I.存储器的扩展方法存储器的扩展方法 II.II.存储器的寻址问题存储器的寻址问题III.III.存储器与存储器与CPUCPU的连接的连接v总线负载能力总线负载能力v存储器与存储器与CPUCPU之间速度匹之间速度匹

37、配问题配问题v存储器的组织存储器的组织 地址分配地址分配片选逻辑片选逻辑vCPUCPU与存储器的连接与存储器的连接v重点掌握重点掌握SRAMSRAM和和EPROMEPROM与与CPUCPU的连接的连接具有管脚兼容的具有管脚兼容的特点特点与与CPU连接的一般连接方法连接的一般连接方法v芯片片选信号由芯片片选信号由CPU高位地址线生成高位地址线生成v芯片读芯片读/写信号与写信号与CPU读读/写控制信号连接写控制信号连接v芯片数据线与芯片数据线与CPUCPU数据线连接数据线连接根据容量要求确定扩展芯片数量和类根据容量要求确定扩展芯片数量和类型型芯片各管脚与芯片各管脚与CPUCPU管脚的连接管脚的连接

38、v芯片地址线与芯片地址线与CPUCPU低地址线连接低地址线连接注：芯片数据线根数少于注：芯片数据线根数少于CPUCPU数据线根数时数据线根数时，必须进行位扩展，必须进行位扩展现在学习的是第39页，共57页 鲁东大学 LUDONG UNIVERSITY8086与存储芯片的连接与存储芯片的连接80868086特殊性特殊性奇存储体奇存储体偶存储体偶存储体D0D7D0D7A0=0,A0=0,体选信号体选信号A0A0D8D15D8D15A0=1,A0=1,体选信号体选信号BHEBHE 80868086存储器应采用两组存储器应采用两组8 8位单元长度芯片位单元长度芯片 与与D0D7D0D7连接连接-偶体，

39、生成偶体，生成CSCS应考虑应考虑CPUCPU高地址部分高地址部分和和A0=0A0=0 与与D18D15D18D15连接连接-奇体，生成奇体，生成CSCS应考虑应考虑CPUCPU高地址部分高地址部分和和BHE=0BHE=0 芯片地址管脚芯片地址管脚连接连接80868086从从A1A1开始的低地址开始的低地址 奇奇/偶体偶体A0A0固定固定 80868086访存访存/IOIO需要需要M/IOM/IO信号区分信号区分 应考虑应考虑M/IOM/IO和读和读/写信号，生成写信号，生成存储器存储器读读/写信号写信号与芯片读与芯片读/写管脚连接写管脚连接数据线数据线1616根根地址线地址线2020根根读读

40、/写控制信号写控制信号访存访存/IOIO控制信号控制信号现在学习的是第40页，共57页 鲁东大学 LUDONG UNIVERSITY偶存储体偶存储体8086与存储芯片的连接与存储芯片的连接最小模式最小模式80868086+基本配置基本配置80868086与与SRAMSRAM的连接的连接SRAMSRAM芯片芯片2142,2142,容量容量1 1K K*4bit4bit地址线地址线1010根，数据线根，数据线4 4根，控制线根，控制线WE,OE,CSWE,OE,CSA10A1RDWRM/IOD0D3SRAM2142A9A0D3D0CSOEWEA9A0D3D0CSOEWE+奇存储体奇存储体A9A0D

41、3D0CSOEWEA9A0D3D0CSOEWED8D11D12D15译码器译码器A11A19A0+BHED4D7现在学习的是第41页，共57页 鲁东大学 LUDONG UNIVERSITYA11A0D7D0OECS8086与存储芯片连接与存储芯片连接80868086与与EPROMEPROM的连接的连接最小模式最小模式80868086+基本配置基本配置EPROMEPROM芯片芯片2732,2732,容量容量4 4K K*8bit8bit地址线地址线1212根，数据线根，数据线8 8根，控制线根，控制线OE,CSOE,CSA12A1D0D7D8D15A11A0D7D0OECSM/IO+RD奇存储体

42、奇存储体偶存储体偶存储体译码器译码器A13A19A0+BHE与与SRAMSRAM连接不同点：没有连接不同点：没有WEWE信号，只有信号，只有OEOE读信号读信号现在学习的是第42页，共57页 鲁东大学 LUDONG UNIVERSITY8086与存储芯片的连接与存储芯片的连接EX:EX:设某微机系统的内存由地址连续的设某微机系统的内存由地址连续的组成，起始地址为组成，起始地址为，存储器芯片用存储器芯片用的的SRAMSRAM芯片，芯片，CPUCPU为为 芯片数量及扩展方式的确定芯片数量及扩展方式的确定 芯片管脚确定，及与芯片管脚确定，及与CPUCPU的连接的连接要求空间容量要求空间容量1616K

43、B,KB,使用使用8 8K K*4b4b的芯片的芯片1616KB/8KKB/8K*4b=44b=4片片采用采用80868086CPUCPU，考虑奇考虑奇/偶存储体，偶存储体，1616KB=KB=8KB8KB奇体奇体+8+8KBKB偶体偶体44块芯片进行块芯片进行位扩展位扩展，分别连接到，分别连接到D0D7(2D0D7(2片偶体片偶体)，D8D15(2D8D15(2片奇体片奇体)8 8K K*4 4容量容量,可知可知SRAMSRAM芯片管脚芯片管脚地址线地址线1313根根 A0A12A0A12数据线数据线4 4根根 D0D3D0D3控制线控制线CPUCPU管脚管脚A1A13A1A13D0D3(D

44、0D3(片片1)1)D4D7(D4D7(片片2)2)D8D11(D8D11(片片1)1)D12D15(D12D15(片片1)1)OEOEWEWERDRD+M/IOM/IOWRWR+M/IOM/IO现在学习的是第43页，共57页 鲁东大学 LUDONG UNIVERSITY译码器译码器74LS138GG2BG2ACBAY0Y1Y2Y3Y4Y5Y6Y774LS138G2BG2AG使能管脚使能管脚C B A输出输出H L L0 0 0Y0 L,其余其余H0 0 1Y1 L,其余其余H0 1 0Y2 L,其余其余H0 1 1Y3 L,其余其余H1 0 0Y4 L,其余其余H1 0 1Y5 L,其余其余

45、H1 1 0Y6 L,其余其余H1 1 1Y7 L,其余其余HL X XX H XX X HX X XY0Y7全部全部输出输出H现在学习的是第44页，共57页 鲁东大学 LUDONG UNIVERSITY74LS138G2BG2AGACBY0Y1Y2Y3Y4Y5Y6Y7A15A14GND0A15 A14 A12 A1100000011010001111000101111001111地址范围地址范围0000H3FFFH4000H7FFFH8000HBFFFHC000HFFFFH每个片选信号，可选中每个片选信号，可选中1616KBKB的空间的空间芯片容量只有芯片容量只有4 4KBKB造成空间浪费造

46、成空间浪费VCC现在学习的是第45页，共57页 鲁东大学 LUDONG UNIVERSITY全译码片选法全译码片选法74LS138G2BG2AGACBY0Y1Y2Y3Y4Y5Y6Y774LS138G2BG2AGACBY0Y1Y2Y3Y4Y5Y6Y7A14A13A12A14A13A12A15A1510000 00 0000 110000H0FFFH0001 00 0001 111000H1FFFH0010 00 0010 112000H2FFFH0011 00 0011 113000H3FFFH0100 00 0100 114000H4FFFH0101 00 0101 115000H5FFFH0

47、110 00 0110 116000H6FFFH0111 00 0111 117000H7FFFH1000 00 1000 118000H8FFFH1001 00 1001 119000H9FFFH1010 00 1010 11A000HAFFFH1011 00 1011 11B000HBFFFH1100 00 1100 11C000HCFFFH1101 00 1101 11D000HDFFFH1110 00 1110 11E000HEFFFH1111 00 1111 11F000HFFFFHVCC现在学习的是第46页，共57页 鲁东大学 LUDONG UNIVERSITYEPROM控制管脚功

48、能表控制管脚功能表低低+5V数据输出读操作X高+5V高阻读禁止由低到高高+25V数据输入编程操作（写）低低+25V数据输出编程验证低高+25V高阻编程禁止CECEPGMPGMOEOEVPPVPP数据管脚数据管脚操作操作EPROMEPROM正常使用时正常使用时CECEPGMPGM接片选逻辑接片选逻辑VPPVPP接接+5+5V VOEOE接读控制信号接读控制信号现在学习的是第47页，共57页 鲁东大学 LUDONG UNIVERSITYEPROM现在学习的是第48页，共57页 鲁东大学 LUDONG UNIVERSITY6116功能框图功能框图128128*128128存储矩阵存储矩阵行行译译码码

49、0 0127127列列 译译 码码0 0127127列列 I/OI/O输入输入数据数据控制控制D0D7控制逻辑控制逻辑CSWEOEA0A3A10A4现在学习的是第49页，共57页 鲁东大学 LUDONG UNIVERSITY2164内部结构框图内部结构框图128128*128128128128*128128128128*128128128128*128128行行译译码码行行译译码码128128读出放大器读出放大器128128读出放大器读出放大器128128读出放大器读出放大器128128读出放大器读出放大器列译码列译码列译码列译码8 8位位地地址址锁锁存存器器I/OI/O门门1/1281/12

50、8行时钟行时钟缓冲器缓冲器列时钟列时钟缓冲器缓冲器写允许写允许时钟时钟缓冲器缓冲器数据输入数据输入缓冲器缓冲器数据输出数据输出缓冲器缓冲器DinDinD0utD0ut现在学习的是第50页，共57页 鲁东大学 LUDONG UNIVERSITY半导体存储器半导体存储器v 由多干由多干存储单元存储单元组成组成v 每个存储单元有一个每个存储单元有一个地址地址存储单元的存储单元的长度长度一次可以读出的二一次可以读出的二进制位数进制位数数据引脚的个数数据引脚的个数m存储单元个数为存储单元个数为N个个对应对应N个地址个地址地址引脚的个数地址引脚的个数n=log2N存储芯片容量存储芯片容量=存储单元的个数存