数字电路复习题(含答案)(34页).docx

《数字电路复习题(含答案)(34页).docx》由会员分享，可在线阅读，更多相关《数字电路复习题(含答案)(34页).docx（34页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、-数字电路复习题(含答案)-第 34 页一、填空题：1在计算机内部， 只处理二进制数；二制数的数码为1 、0 两个；写出从（000）2 依次加 1 的所有 3 位二进制数：000、001、010、011、100、101、110、111 。213=（ 1101） 2；（5A ）16=（ 1011010） 2；（10001100） 2=（8C）16。完成二进制加法（ 1011） 2+1=（1100）23写出下列公式：= 1 ；=B；=A+B；= A B 。4含用触发器的数字电路属于时序逻辑电路 （组合逻辑电路、时序逻辑电路）。TTL 、CMOS 电路中，工作电压为5V 的是 TTL ；要特别注意防

2、静电的是CMOS 。5要对 256 个存贮单元进行编址，则所需的地址线是8条。6输出端一定连接上拉电阻的是OC门；三态门的输出状态有1、0 、高阻态三种状态。7施密特触发器有2 个稳定状态 .，多谐振荡器有0个稳定状态。8下图是由触发器构成的时序逻辑电路。试问此电路的功能是移位寄存器，是同步时序电路（填同步还是异步），当 RD=1时，01 23QQ QQ =0000，当 RD=0， DI=1，当第二个 CP 脉冲到来后， Q0Q1Q2Q3=0100。Q0Q1Q2Q3D I1D1D1D1DC1C1C1C1RDRDRDRDRDFF0FF0FF0FF0CP(图一 )1和二进制数 (111100111

3、.001) 等值的十六进制数是 ( B )A (747.2)16B(1E7.2) 16C(3D7.1)16D(F31.2)162和逻辑式ACBCAB 相等的式子是 ( A )A AC+BBBCCBDABC332 位输入的二进制编码器，其输出端有( D )位。A. 256B. 128C. 4D. 54n 位触发器构成的扭环形计数器, 其无关状态数为个 ( B )A 2n -nB 2n -2nC2nD2n-154 个边沿JK触发器 , 可以存储 ( A )位二进制数A 4B86三极管作为开关时工作区域是C16( D )A饱和区 +放大区B击穿区 +截止区C放大区 +击穿区D饱和区 +截止区7. 下

4、列各种电路结构的触发器中哪种能构成移位寄存器（A基本 RS触发器B同步 RS触发器C）C主从结构触发器8施密特触发器常用于对脉冲波形的（C）A定时B计数C整形1八进制数(34.2 )8的等值二进制数为11100.01；十进制数98的8421BCD码为10011000。2试写出下列图中各门电路的输出分别是什么状态（高电平、低电平）？（其中（ A）（ B）为 TTL 门电路，而（ C）为 CMOS门电路）（A）（B）（ C）Y= 02Y2= 1Y= 1133一个 JK触发器有2 个稳态，它可存储1 位二进制数。4 单稳态触发器有一个稳定状态和一个暂稳状态。施密特触发器有两个稳定状态、 有两个不同的

5、触发电平， 具有回差特性。多谐振荡器没有稳定状态，只有两个暂稳态。以上三种电路均可由555定时器外接少量阻容元件构成。5常用逻辑门电路的真值表如右图所示，则F 1、F2、F 3 分别属于何种常用逻辑门。 F1同或ABF 1F 2F 3，F与非门，F或非。0011023010116OC门的输出端可并联使用， 实现 _线与 _功能；10011三 态 门 的 输 出 状 态 有 _0_ 、1、11101高阻三种状态。7时序逻辑电路的输出不仅和_输入 _ 有关，而且还与 _电路原来状态_有关。1(11001101011.101)2=1647.62510=1011001000111.0110001001

6、018421BCD2已知N 的补码是1.10110101，则N 的原码是1.01001011，反码是1.101101003假设 Zi 为电路的输出， xi 为电路的输入， yi 为电路的状态， Zi =fi(x1,xn,y1,yn)，i=1,2, r ， Zi 描述的是组合逻辑电路； Zi=fi(x 1,xn ，i=1,2, r，i 描述的)Z是时序逻辑电路。45 位扭环形计数器的无效状态为22。5如用 0V 表示逻辑 1， -10V 表示逻辑 0，这属于正逻辑。6不会出现的变量取值所对应的最小项叫约束项。7对 160 个符号进行二进制编码，则至少需要8位二进制数。8逻辑函数F= A BBC

7、的最小项之和表达式为ABCABCABCABC。9三态门除了输出高电平和低电平之外，还有第三种输出状态，即高阻态状态。10RS触发器的特性方程为 Q n 1*SRQ、_SR=0_。1二进制码11011010 表示的十进制数为218，十六进制为DA2D触发器的特征方程为Q n 1D ， JK 触发器的特征方程为Q n 1J QKQ 。3在数字电路中三极管工作在0和1状态，所以数字电路只有两个状态。4A=(-59) 10，A 的原码是1111011，补码是1000101。5使用与非门时多余的输入端应接高电平，或非门多余的输入端应接低电平。6如果对7函数72 个符号进行二进制编码，则至少要YAABA(

8、CD) ，其反函数为7AA位二进制代码。B(ACD) ，对偶式为AAB( ACD )8逻辑符号如图一所示， 当输入 A 0 ，输入9电路如图二所示，则输出F 的表达式为B 为方波时，则输出Y=ABC。F应为 方波A 10FB图一图二10逻辑函数的表示方法真值表、 逻辑表达式、 逻辑图、 卡诺图。11欲构成能记最大十进制数为999 的计数器，至少需要三片十进制加法计数器，或三片 4 位二进制加法计数器芯片。12时序逻辑电路中一定是含触发器。13五位扭环开计数器的无效状态有22。14若一个逻辑函数由三个变量组成，则最小项共有8。1 (11010101)2 =(D5)16 =(213)10(0010

9、1) 2 =(100101)原码 =(111011) 补码(14)10 =(01000111) 余3码 =(00010100 )8421BCD码2对于 JK 触发器的两个输入端，当输入信号相反时构成D触发器，当输入信号相同时构成T触发器。3组合逻辑电路的冒险现象是由竞争引起，表现为尖峰脉冲。4常见的脉冲产生电路有多谐振荡器，常见的脉冲整形电路有施密特触发器。5.触发器有 2 个稳态，存储 8位二进制信息要 8个触发器。6.米利型时序电路输出信号与输入 和触发器状态有关，没有输入变量的时序电路又称穆尔型电路。7.如果某计数器中的触发器不是同时翻转，这种计数器称为异步计数器，n 进制计数器中的n

10、表示计数器的计数状态个数，最大计数值是n-1。二、选择题： ( 选择一个正确答案填入括号内，每题2分，共 20分)1. 在四变量卡诺图中，逻辑上不相邻的一组最小项为：（ D ）A m 1 与 m 3C m 5 与 m 13Bm 4 与 m 6Dm 2 与 m 82L=AB+C的对偶式为：（ B ）A . A+BCB . (A+B)CC . A+B+CD. ABC3属于组合逻辑电路的部件是（A ）。A编码器B寄存器C触发器D计数器4T 触发器中，当 T=1 时，触发器实现（C ）功能。A置 1B置 0C计数D保持5指出下列电路中能够把串行数据变成并行数据的电路应该是（C ）。A JK 触发器B3

11、/8 线译码器C移位寄存器D十进制计数器6某电路的输入波形u I 和输出波形 u O 下图所示，则该电路为（C ）。A施密特触发器B反相器C单稳态触发器DJK 触发器7. 三极管作为开关时工作区域是 ( D )A饱和区 +放大区B击穿区 +截止区C放大区 +击穿区D饱和区 +截止区8已知逻辑函数与其相等的函数为（D ）。A.B.C.D.9. 一个数据选择器的地址输入端有 3 个时，最多可以有（ C ）个数据信号输出。A4B6C8D1610. 用触发器设计一个 24 进制的计数器，至少需要 ( D ) 个触发器。A3B4C6D51下列电路中不属于时序电路的是C。A同步计数器B异步计数器C组合逻辑

12、电路D数据寄存器2CT74LS290 计数器的计数工作方式有C种。A1B2C 3D433 线 8 线译码器有A。A 3 条输入线，8 条输出线B 8 条输入线，3 条输出线C 2 条输入线，8 条输出线D 3 条输入线，4 条输出线4一个五位的二进制加法计数器，初始状态为00000，问经过201 个输入脉冲后，此计数器的状态为D。A 00111B00101C 01000D010015若将一 TTL 异或门输入端 A 、 B 当作反相器使用，则A 、B 端的连接方式为A。AA 或 B 中有一个接 1BA 或 B 中有一个接 0C A 和 B 并联使用D不能实现6. 下列各种电路结构的触发器中哪种

13、能构成移位寄存器（C）A基本 RS触发器B同步 RS触C主从结构触发器DSR锁存器7逻辑函数 F(A,B,C) = AB+B C+AC 的最小项标准式为（D ）。A F(A,B,C)= m(0,2,4)C F(A,B,C)= m (0,2,3,4)B F(A,B,C)= m(1,5,6,7)D F(A,B,C)= m(3,4,6,7)8设计一个把十进制转换成二进制的编码器，则输入端数M和输出端数 N 分别为（C）A M=N=10BM=10，N=2CM=10，N=4D M=10， N=39数字电路中的工作信号为(B)。A直流信号B脉冲信号C随时间连续变化的电信号10 L=AB+C 的对偶式为：（

14、 A ）A A+BCB.(A+B)CC. A+B+CDABC1数字电路中的工作信号为（B）。A 随时间连续变化的电信号B脉冲信号C直流信号2逻辑符号如图一所示， 当输入 A 0 ，输入 B 为方波时，则输出 F 应为（C）。A“1”B“0”C方波A1AA=10FFBBBt 1图一图二3逻辑图和输入 A，B 的波形如图二所示，分析在 t1 时刻输出 F 为（A）。A“1”B“0”C任意4图三逻辑电路为（A）。A 与非门B与门C或门D或非门U CCU CCRCFARR KBR BCU BBA&F2BF1CEN图三图四5逻辑电路如图四所示， 输入 A0，B1，C1，则输出 F1 和 F2 分别为（D

15、）。A F10, F20B F10,F 21C F11, F21D F11,F206 FAB+BC+CA的“与非”逻辑式为（B）。A FA BB CC AB FAB BCCAC FABBCCA7逻辑电路如图五所示，其逻辑功能相当于一个（C）。A “与”非门B“导或”门C“与或非”门A&B 11F图五CD8与二进制数10101010 相应的十进制数为（C）。A110B )210C1709时序逻辑电路中一定是含（A）A 触发器B组合逻辑电路C移位寄存器D译码器10用 n 个触发器构成计数器，可得到最大计数长度是（A nB 2nCD）2nD2n-11已知某电路的真值表如下表所示，则该电路的逻辑表达式

16、为（C）。AY C YABCYABCYBCCBCDABCYABCY000010000011101101001101011111112三输入、八输出译码器，对任一组输入值其有效输出个数为（C ）。A3 个B8 个C1 个D11 个3JK 触发器要实现 Qn+1=1时， 、K端的取值为（D）。JA J=0,K=1BJ=0,K=0CJ=1,K=1DJ=1,K=04. 逻辑函数 F=A ( AB) =(A )。A. BB. AC. ABD. (A B)5五个 D 触发器构成环形计数器，其计数长度为（A）。A.5B.10C.25D.326同步时序电路和异步时序电路比较，其差异在于后者（B）。A. 没有触

17、发器B. 没有统一的时钟脉冲控制C.没有稳定状态D.输出只与内部状态有关7十六路数据选择器的地址输入（选择控制）端有（C）个。A 16B2C4D88一位8421BCD码译码器的数据输入线与译码输出线的组合是（C）。A46B110C410D249能实现脉冲延时的电路是（B）。A多谐振荡器B单稳态触发器C施密特触发器10有一个左移位寄存器，当预先置入1011 后，其串行固定接0，在4 个移位脉冲 CP作用下，四位数据的移位过程是（A）。A 10110110110010000000B10110101001000010000三、将下列函数化简为最简与或表达式（本题10 分）1.（代数法）F1A(BC)

18、 BCAC D ABCBCAC D解 :A BCACD ABC2、 F2（ A,B,C,D ）=m (0,1,2,4,5,9)+d (7,8,10,11,12,13)（卡诺图法）CD01111000AB001110111111011用公式化简逻辑函数：YAC DBCBDABACB CCD00 0111 10AB00101解：1111Y ACD BC BD AB AC BC AB10111AC DBCBDBCACBACDCACBA DC B2用卡诺图化简逻辑函数：Y(A,B,C, D)ABCA B CDAB CABCD ，且 A，B，C，D 不可能同时为 0。YBDAC将下列函数化简成与或式（每

19、题5 分，共 15 分）1Y1A BCDACD解： Y1AB CDACDABCDAC D AB(C D)AC D0 DD2 Y2 ( A, B, C)m(0,1,2,3,6,7)解： Y2AB3Y3(A,B,C, D)m(0,1,4,6,9,13)d (2,3,5,11,15)解： Y3CDAD将下列函数化简成与或式（每题5 分，共 15 分）1Y1ACACBCBC （代数法）解： YABACBC2Y2(, ,D)(0,1,2,3,4,9,10,12,13,14,15)A BCm解： Y2BC DAD3用卡诺图把下逻辑函数化简成最简与或式。Y3A CDABCDABCD 给定约束条件为图二ABC

20、 DABCDABC DABCDABC D ABCD 0解： Y3AD ABDAC DCDAB0001111000100101100011XXXX1001XX1用公式法化简函数：YCABBCA B C2用卡诺图法将下列逻辑函数化简为最简与或式：Y=m（ 0,1,2,3,6,8）+d(10,11,12,13,14,15)解:1YCABBABCBB12YABCDBD二、分析、简答题1用卡诺图化简成最简的与或式。F（ A 、 B 、C、 D） =m（ 0， 2， 8， 9，10， 11， 13， 15）00 CD011110AB001101YADBD11111011112用公式化简逻辑表达式。1）2）

21、解：1） ABBCBB2） ABBCDACBCBCCABBCDACCAB3试画出用反相器和集电极开路与非门实现逻辑函数YABBC 。解：YABBCAB BC(2分)逻辑图略 (2 分)4图 1、2 中电路由 TTL 门电路构成，图3 由 CMOS 门电路构成，试分别写出F1、F2、 F3 的表达式。解：F1AB1ABF2CF3ACBC1试分析图示时序逻辑电路，写出驱动方程，状态方程和输出方程，并画出状态图。说出该电路的功能，设触发器的初态为000。J1Q2 Q3J2Q1J3Q2解：驱动方程（ 3 分）：K 1Q3K 2Q 1K 1Q2输出方程（ 1 分）： YQ1Q2Q3Q1n 1Q2 Q3

22、Q1 Q3Q1Q3Q2Q1状态方程（ 4 分）： Q2n 1Q1 Q2Q1Q2Q3n 1Q2 Q3Q2Q3000001011状态图（ 5 分）：100110111110101六位循环码计数器2下图是用二个 4 选 1 数据选择器组成的逻辑电路，试写出输出Z 与输入 M 、N、 P、 Q 之间的逻辑函数式（ 10 分）。解： ZPNM QPNMQPNM QPNMQPNQPNQ1用 74161 及适当的门电路构成十二进制计数器，要求利用同步置数端，并且置数为 2（ 0010），画出状态图（按Q3Q2Q1Q0 排列）及逻辑连线图。11EPQ3Q2Q1 Q0 CET74161LDCPCPD2 D1D0

23、RD1D3CQ3Q2Q1Q00010001101000101011001111101110010111010100110002用 3 线 8 线译码器 74LS138 和门电路设计 1 位二进制全减器电路，输入为被减数、减数和来自低位的借位， 输出为二数之差和向高位的借位信号（15 分）。解：设 A 为被减数， B 为减数， BO 为向高位的借位， BI 为来自低位的进位， S为差（ 2 分）BIABSBO0000000111010100110010011101011100011111SBI ABBI ABI ABBIABBOBI ABBI ABBI ABBIAB（ 5 分）设 A2=BI ，

24、A1=A ，A0=B则 S m1m2m4m7m1 m2 m4 m7BO m1m4m5m7m1 m4 m5 m7逻辑图略三、已知电路及输入波形如图 4（ a）（b）所示，其中 FF1 是 D 锁存器， FF2 是维持 -阻塞 D 触发器，根据 CP 和 D 的输入波形画出 Q1 和 Q2 的输出波形。 设触发器的初始状态均为 0。四、分析图 5 所示电路，写出 Z1、Z2 的逻辑表达式，列出真值表，说明电路的逻辑功能。解：Z1m1m2m4m7ABCABCABC ABCZ2 m1m2m3m7ABCABCABCABCABCZ1Z2真值表：00000（3 分）001110101101101100101

25、01001100011111这是一个全减器电路。五、试分析图 6 各是多少进制的计数器，电路的分频比是多少？。1C01CP1EP D0 D1 D2D3CET 74LS16LD1RDQ0 Q1 Q2Q3CEP D0 D1 D2 D3C1EP D0 D1 D2D3C1YET 74LS161LDET 74LS161 LDQ0Q12 3RDRDQ QQ0 Q1 Q2 Q3图 6解：九进制计数器，分频比为1： 9； 63 进制计数器，分频比为1： 63六、电路如图 7 所示，其中 RA =RB=10k,C=0.1f，试问：1在 Uk 为高电平期间，由 555 定时器构成的是什么电路， 其输出 U0 的频

26、率 f 0=?2分析由 JK 触发器 FF1、FF2、FF3 构成的计数器电路，要求：写出驱动方程和状态方程，画出完整的状态转换图，说明电路能否自启动；3Q3 、Q2、 Q1 的初态为 000，Uk 所加正脉冲的宽度为Tw=5/f 0，脉冲过后 Q3 、Q2 、Q1 将保持在哪个状态？解： 1多谐振荡器 f01481HZ( RA2RB )C ln 2J1Q2J 2Q1J3Q22驱动方程K1Q3K 2Q 1K 1Q2Q1n 1Q2 Q1Q3Q1状态方程（ 3 分）： Q2n 1Q1 Q2Q1Q2Q3n 1Q2 Q3Q2 Q3状态图Q3 Q2Q1000001011111101101100110五进

27、制计数器，能自启动3五个周期后 Q3、Q2、 Q1 将保持在 100 状态。二、指出下图所示各符号表示电路的名称，并叙述其功能，写出Y 表达式。CAA&ATGY3&BY 2Y 1ENCCCOC门，Y1AC。三态输出门， EN=1， Y2AB； EN=0，Y 2 为高阻态。CMOS 传输门， C=0，Y 3 为高阻态； C=1，Y 3=A 。三、化简下列各式(1)用代数法将函数F 化为最简与或式。FABCDACD解： FAB CDAC DA BCDACDA B(C D)AC D =0DD（ 2）用卡诺图化简函数 PCD 00011110ABPABACBCBC D00111101111111101

28、11四、作图题若主从结构 JK 触发器 CP、J、K 端的电压波形如下图所示，试画出 Q端对应的电压波形。CPSD0tRD0tJ0tK0t四、 设计一个 A、B、C三人表决电路，以表决某一提案是否通过，如多数赞成，则提案通过，同时A 有否决权。1用 4 选 1 数据选择器 74LS153来实现，连线时可附加适当门电路。2用 3/8 线译码器 74LS138来实现，连线时可附加适当门电ABCY路。0000解: 真值表0010Y ABC ABC ABC01001用四选一数据选择器来实现（ 3 分）0110设 A1=A， A 0=B，则 D0 =D1=0， D2 =C， D 3=110002用译码器

29、来实现1011设 A2=A， A 1=B， A0 =C1101则 Y m5 m6 m7 m5 m6 m71111用与非门来实现，逻辑图略五、如下图所示，根据CP波形画出 Q波形。（设各触发器的初态均为1）（1）（2）（3）CPQ1Q2Q3六、试说明如下图所示的用555 定时器构成的电路功能， 求出 VT+ 、VT- 和VT ，并画出其输出波形。解：施密特触发器。 VT2VCC ，VT1VCC ， VT1 VCC333七、分析下图所示电路为多少进制计数器，并画出状态转换图。1EP D0D1D2D3CCPETT4LS160LDQ0 Q1 Q2 Q3RD11CP1YEPD0D1D2D3CET T4L

30、S160 LD Q0 Q1 Q2 Q3 RD1Q3Q2Q1Q0Y解：000000010010001110000111011001010100RDRDQ3Q2Q1Q0LDLD10010000000100100011RDRD10000111011001010100RDRD都是九进制计数器。八、分析下面电路的逻辑功。要求写出驱动方程、状态方程、输出方程、填写状态转换表、画状态转换图、判断电路能否自启动、并说明电路功能&1JQ&Y11Q1JQ1KQ1KQ1KQFF2FF1FF0CP解：驱动方程J1Q0 Q2J 2K1Q0K 2输出方程（ 1分）： YQ0Q2状态方程（ 3分）： Q0n 1Q0Q1n 1Q0 Q1 Q2 Q0 Q1Qn 1QQ QQQ220120Q2 Q1Q0Y1100101110000001010110110001100Q1Q0Q 00CPQ2Q1Q0Y00000100102010030110410005101160000011011111120000六进制计数器，能自启动四、作图题：（第 1 题 6 分，第 2 题 4 分，共 10 分）1555 定时器应用电路如下图所示， 若输入信号 uI 如图 (b) 所示，请画出 uO的波形，说明这是什么电路。这是施密特触发器。