数字秒表的设计与制作(20页).docx
《数字秒表的设计与制作(20页).docx》由会员分享,可在线阅读,更多相关《数字秒表的设计与制作(20页).docx(20页珍藏版)》请在淘文阁 - 分享文档赚钱的网站上搜索。
1、-数字秒表的设计与制作课程设计论文题目:数字秒表的设计与制作学院:测试与光电工程学院专业名称:测控技术与仪器学生姓名:魏铄岩班级学号:11081211指导教师:金信鸿二一四年六月-第 19 页键入公司名称14数字秒表的设计与制作南昌航空大学测光学院110812班魏铄岩数字秒表的设计与制作学生姓名:魏铄岩班级:11081211指导老师:金信鸿摘要:通过本电路掌握rs触发器,单稳态触发器,时针发生器及计时器,译码显示单元电路的应用,u1a,u1b构成基本rs触发器,其作用是启动和停止秒表工作,按动k2,u1a-3为高电平,u1b-6为低电平,计数停止。按动k1,计数器清零并开始计数。U2a,u2b
2、构成微分型单稳态触发器,其输入触发负脉冲加到计时器的清除端mr。其职能是为计数器提供清零信号。Ne555构成多谐振荡器,调节rl可以使得555输出100hz的矩形波,u6,u7,u8构成计数器及分屏器。74ls160为同步十进制加法计数器.u8作为十分频器,对100hz信号进行十分频,得10hz矩形波,即在其进位输出端tc取得0.1秒矩形脉冲信号,计数器u6,u7接成8421码十进制形式。同时计数器u7又经十分频得到1秒的矩形脉冲信号作为u6的时针信号.计数器u6,u7分别作为秒表和0.1秒位数器他们的输出端与译码单元的对应输入端连接,可现实0.1-9.9秒数字。U4,u5和数码管形成显示单元
3、,74ls247为bcd码输入的四线-七段译码器,数码管采用共阳数码管.关键词:rs触发器,单稳态触发器,时针发生器及计时器,译码显示单元电路指导老师签名:课程设计任务书数字式秒表的设计(一)、任务和要求:设计并制作一个数字式秒表,要求如下:1、用三位数码管及一个LED发光二极管显示秒表计时,格式如下:秒十位秒个位秒十分位 分开机时数码管显示000,LED灯灭;当计时超过59秒时,LED灯亮;计到1分59秒时,过一秒LED灯灭,同时数码管重新计时显示。计时最小单位为0.1秒。2、具有如下功能键:开始/清零键:按第一下时计时开始,同时显示;按第二下,停止计时恢复到初始状态;固定显示键:按第一下时
4、,显示固定,但计时仍继续;再按下时,显示从新时间开始。3、要求自制0.1秒信号源。4、设计并制作本电路所用直流电源。(二)、提示和参考文献直流稳压电源见参考资料P23数字电子技术实验任务书实验六前言 课程设计是针对某一理论课程的要求,对学生进行综合性实践训练的实践教学环节,可以培养学生运用课程中所学的理论知识与时间紧密结合,独立地解决实际问题的能力。本次课程设计的数字式秒表的电路是利用不同功能的芯片和逻辑电路构成的数字电路,其中所需的芯片如计数器、译码器、锁存器等,它与我们所学的数电、模电密切相关。数字、模拟电子技术是电子、通信专业的重要基础课程,其特点之一是实践性强,因此电子电路课程设计也是
5、其教学过程的重要组成部分。课程设计的目的及意义: 1、基础知识更深层次的理解和掌握;2、逻辑思维的培养和锻炼;3、各学科之间的联系与整合;4、培养严谨的治学态度和优良的学习作风;5、培养各小组成员之间的团结协作精神。电子技术综合课程设计应达到如下基本要求:1、综合运用所学到的理论知识(比如数、模电)去独立完成一个设计课题;2、通过查阅手册和文献资料,培养学生独立分析和解决实际问题的能力;3、进一步熟悉需用电子器件的类型和特性,并掌握合理选用元器件的原则;4、学会电子电路的安装与调试技能;5、进一步熟悉各种电子仪器(如示波器)的正确使用方法;6、学会撰写课程设计总结报告;7、培养严肃认真的工作作
6、风和严谨的科学态度。做课程设计的我们也应该做到以上基本要求,努力完成此次课程设计,以达到此次课程设计的意义。在此非常感谢指导老师的耐心教导,以及组员们的竭力协作。目录课程设计任务书1前言21、方案的论证和选择51.1整体结构框图51.2设计方案51.3 方案的选择72、单元电路的设计72.1电源的设计72.2 信号源的设计(0.1s)82.3 控制电路的设计82.3.1 开始/暂停计时开关82.3.2 清零开关92.4 显示电路的设计92.4.1 六进制计数器的设计102.4.2 十进制计数器的设计112.4.3译码锁存电路设计123、软件仿真123.1 仿真软件的介绍123.1.1 mult
7、isim简介123.1.2 proteus 7简介123.2 电源的仿真133.3 信号源仿真143.4显示和控制电路的仿真143.5 总体电路图初稿164、电路的装调和数据分析174.1电源的装调174.2信号源的装调174.3 显示译码锁存电路的装调174.4 控制电路的装调174.5整体电路装调184.6数据处理184.7 改进措施185、总结196、附录:216.1 总体电路图216.2 元器件清单226.3 芯片管脚图23参考文献:261、方案的论证和选择1.1整体结构框图根据任务书的要求,我们的整体思路框图如图1所示:图1 数字秒表组成框图1.2设计方案这次我们组设计的数字秒表实际
8、上是一个计数及其一些简单的控制电路,对10HZ频率的信号进行计数、锁存、清零及其显示。对10HZ时间信号必须做到准确稳定,通常使用石英晶体振荡器电路构成数字钟。但是在要求不高的情况下也可用555定时器构成的信号源。再对该信号进行分频使之成为有用信号及10Hz信号,再用计数器对其进行计数,用译码显示电路进行显示,即可完成。该系统是否能满足最终要求最重要的是信号源产生的信号是否稳定,所以方案有以下两种:方案一使用具有译码、锁存功能CD4511,计数器74LS160来设计显示控制部分74LS16055574LS16074LS160CD4511CD4511CD451174LS76方案二使用单独的芯片,
9、译码驱动器74LS47,锁存器74LS373,计数器74LS160设计的显示控制部分55574LS16074LS16074LS16074LS16074LS37374LS4774LS4774LS37374LS4774LS3731.3 方案的选择方案一和方案二的不同主要是译码和锁存部分。方案一是用CD4511,该芯片集译码和锁存于一体,使用的芯片少,使电路大大的简化,总体的设计比较合理。方案二使用了译码器和锁存器独立的设计,即译码器用74LS48,而锁存器用74LS373组合起来对计数器进行操作,而且方案二多了一片74LS160,这片74LS160主要使用其清零端对二极管进行清零操作。方案二总体来
10、说使用芯片较多,布线较麻烦。最终考虑到实验室没有CD4511,于是只好采用方案二。2、单元电路的设计2.1电源的设计根据实验要求必须接入是220v的交流电,而实验所用电源都使直流,所以需要一个的变压器,变压器只能转化成交流电,故此处可使用整流电路加上滤波和稳压就可以得到所需电压。它的一般设计步骤如下:1. 变压器得到可用交流电;2. 经过整流二极管对其整流;3. 再用电容对其滤波;4. 最后用7805稳压系统对其进行稳压。其电源的总电路图如图2所示:图2 电源电路图2.2 信号源的设计(0.1s)555定时器是一种多用途的数字-模拟混合集成电路,用它能方便的构成施密特触发器、单稳态触器和多谐振
11、荡器。由于使用灵活方便,所以它在波形的产生与变换、测量与控制、家用电器、电子玩具等许多领域得到广泛的应用。实验所需信号时频率为10Hz的信号,故用555定时器做一个占空比为1/2,周期为0.1s的信号源,具体电路图如图3所示:图3 0.1s信号源2.3 控制电路的设计2.3.1 开始/暂停计时开关本设计使用的是双JK触发器,属下降沿触发的触发器。它的1Q输出端接8D锁存器74LS373的LE端来对译码器74LS47进行锁存, 当下降沿到来的时候,从而达到固定显示的目的。2.3.2 清零开关JK触发器的2Q输出端接计数器74LS160的RD非端,当下降沿到来的时候,从而使计数器清零。通过接入脉冲
12、式开关及其上拉电阻来产生脉冲,再将JK触发器接成T触发器,这样保证了有单脉冲,之后电路状态必翻。如图4所示,J和K都必须接高电平保证触发器成为一个T触发器使之成为必翻电路。当脉冲开关没按下时时钟信号是一个低电平;当脉冲开关按下时时钟信号由低电平变成高电平,导致Q也有相应的变化。这样就可以手动控制电路状态。图4 控制电路2.4 显示电路的设计计数器是数字系统中使用最多的时序电路。它是由触发器和控制门组成。它不仅可以用来计数,还可以用于数字系统的定时、分频执行数字运算等。计数器的种类繁多,分类方法也有多种。按计数器中的触发器翻转次序可分为异步和同步计数器;按计数器的编码方法分为二进制、十进制和其它
13、进制计数器;按计数过程中的数字增减分为加法与减法计数器。本次课设所用的74LS160就是同步置数、异步清零的。因为74LS160兼有异步清零和同步置数功能,所以置零法和置数发均可采用。由于置零法信号随着计数器被置零而立即消失,所以置零信号持续时间极短,如果触发器的复位速度有快有慢,则可能动作慢的触发器还未来得及复位,置零信号已经消失导致电路误动作,因此这种接法的电路可靠性不高。为了克服这一缺点在本次设计中采用置数法来设计电路。2.4.1 六进制计数器的设计这部分是由74LS160N、74LS00N、74LS48、4205共阴数码管和74LS373组成。由于74LS160N计数器是一个十进制的、
14、异步清零的,当其第六个状态到达时必须清零。设计时将74LS160的置数端全部接地,输出端Q2,Q3端经与非门接到LOAD端,使其第六个状态到达时整体置零。具体电路图如图5所示:图5 六进制电路图2.4.2 十进制计数器的设计这部分是由74LS160N、74LS48、4205共阴数码管和74LS373组成。设计时将74LS160的置数端全部接地,由于74LS160是一个十进制计数器所以可以直接连接,LOAD接高电平。故电路如图6所示:图6 十进制电路2.4.3译码锁存电路设计在数字系统中常常需要将测量或处理的结果直接显示成十进制数。为此,首先将BCD码表示的结果送到译码器进行译码,用它的输出去驱
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 数字 秒表 设计 制作 20
限制150内