数字电子技术复习习题及答案(8页).doc

《数字电子技术复习习题及答案(8页).doc》由会员分享，可在线阅读，更多相关《数字电子技术复习习题及答案(8页).doc（8页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、-数字电子技术复习习题及答案-第 - 7 - 页数字电子技术复习题及答案一、填空题1、(238)10()2(EE)16。(110110.01)2(36.4)16(54.25)10。2、德?摩根定理表示为(),()。3、数字信号只有（两）种取值，分别表示为（0）和（1）。4、异或门电路的表达式是()；同或门的表达式是()。5、组成逻辑函数的基本单元是（最小项）。6、与最小项相邻的最小项有()、()和(ABC)。7、基本逻辑门有（与门）、（或门）和（非门）三种。复合门有（与非门）、（或非门）、（与或非门）和（异或门）等。8、9、10、最简与或式的定义是乘积项的（个数最少），每个乘积项中相乘的（变量

2、个数也最少）的与或表达式。11、在正逻辑的约定下，“1”表示（高电平），“0”表示（低电平）。在负逻辑的约定下，“1”表示（低电平），“0”表示（高电平）。12、一般TTL门电路输出端(不能)直接相连，实现线与。(填写“能”或“不能”)13、三态门的三种可能的输出状态是(高电平)、(低电平)和(高阻态)。14、实现基本和常用逻辑运算的(电子电路)，称为逻辑门电路，简称门电路。15、在TTL三态门、OC门、与非门、异或门和或非门电路中，能实现“线与”逻辑功能的门为（OC门），能实现总线连接方式的的门为（三态门）。16、TTL与非门的多余输入端不能接（低）电平。17、18、真值表是将输入逻辑变量的

3、（所有可能取值）与相应的（输出变量函数值）排列在一起而组成的表格。19、组合逻辑电路是指任何时刻电路的稳定输出，仅仅只决定于（该时刻各个输入变量的取值）。20、用文字、符号或者数码表示特定对象的过程叫做（编码）。把代码的特定含义翻译出来的过程叫（译码）。在几个信号同时输入时，只对优先级别最高的进行编码叫做（优先编码）。21、两个1位二进制数相加，叫做（半加器）。两个同位的加数和来自低位的进位三者相加，叫做（全加器）。22、比较两个多位二进制数大小是否相等的逻辑电路，称为(数值比较器)。23、半导体数码显示器的内部接法有两种形式：共(阳)极接法和共(阴)极接法。对于共阳接法的发光二极管数码显示器

4、，应采用(低)电平驱动的七段显示译码器。24、能够将（1个）输入数据，根据需要传送到（m个）输出端的任意一个输出端的电路，叫做数据分配器。25、在多路传输过程中，能够根据需要将（其中任意一路挑选出来）的电路，叫做数据选择器，也称为多路选择器或多路开关。26、触发器又称为双稳态电路，因为它具有（两个）稳定的状态。27、根据逻辑功能不同，触发器可分为（RS触发器）、（D触发器）、（JK触发器）、（T触发器）和（T触发器）等。根据逻辑结构不同，触发器可分为（基本触发器）、（同步触发器）和（边沿触发器）等。28、JK触发器在JK00时，具有（保持）功能，JK11时；具有（翻转）功能；JK01时，具有（

5、置0）功能；JK10时，具有（置1）功能。29、JK触发器具有（保持）、（置0）、（置1）和（翻转）的逻辑功能。D触发器具有（置0）和（置1）的逻辑功能。RS触发器具有（保持）、（置0）和（置1）的逻辑功能。T触发器具有（保持）和（翻转）的逻辑功能。T触发器具有（翻转）的逻辑功能。30、边沿触发器具有共同的动作特点，即触发器的次态仅取决于CP信号（上升沿或下降沿）到来时刻输入的逻辑状态，而在这时刻之前或之后，输入信号的变化对触发器输出的状态没有影响。31、基本RS触发器的特性方程是（）；其约束条件是（）。JK触发器的特性方程是（）；D触发器的特性方程是（）；T触发器的特性方程是（）；T触发器的

6、特性方程是（）。32、时序逻辑电路的逻辑功能的特点是任何时刻电路的稳定（输出），不仅和（该时刻的输入信号）有关，而且还取决于（电路原来的状态）。33、时序逻辑电路一定包含有作为存储单元的（触发器），时序电路中可以没有（组合）电路，但不能没有（触发器）。34、时序逻辑电路的逻辑功能通常可用（逻辑表达式）、（状态表）、（卡诺图）、（状态图）和（时序图）等方式描述。35、时序逻辑电路按触发器时钟端的连接方式不同可以分为(同步时序逻辑电路)和(异步时序逻辑电路)两类。36、可以用来暂时存放数据的器件称为(寄存器)。寄存器分为（基本寄存器）和（移位寄存器）两种。37、若ROM有5根地址输入线，有8根数据

7、输出线，则ROM的字线数为（32），ROM的容量为（256）。38、把移位寄存器的（输出以一定方式馈送到）串行输入端，即得到（移位寄存器型）计数器。39、一个十进制加法计数器需要由（4个）JK触发器组成。40、RAM与ROM比较，其优点是（读写方便，使用灵活）；缺点是（掉电丢失信息）。41、顺序脉冲发生器可分成（计数型）和（移位型）两大类。42、555定时器由（分压器）、（比较器）、（基本RS触发器）、（晶体管开关）和（输出缓冲器）五部分组成。43、施密特触发器有两个稳定状态（“0”态和“1”态），其维持与转换完全取决于（输入电压的大小）。44、单稳态触发器状态有一个（稳定状态）和一个（暂稳状

8、态）。45、多谐振荡器是一种（自激振荡）电路，它没有（稳态），只有两个（暂稳态）。它不需要外加触发信号，就能自动的输出（矩形）脉冲。46、石英晶体多谐振荡器的振荡频率仅决定于晶体本身的(谐振频率)，而与电路中(RC)的数值无关。47、48、AD转换器是把（模拟量）转换为（数字量）的转换器。D/A转换器是把（数字量）转换为（模拟量）的转换器。49、衡量D/A和A/D转换器性能优劣的主要指标都是（转换精度）和（转换速度）。50、A/D转换过程四个步骤的顺序是（采样）、（保持）、（量化）、（编码）。二、选择题1、数字电路中使用的数制是（B）。A、十进制B、二进制C、十六进制D、八进制2、二进制数11

9、11100.01对应的十进制数为(D)。A、140.125B、125.50C、136.25D、124.253、十进制数127.25对应的二进制数为(A)。A、1111111.01B、C、1111110.01D、1100011.114、将二进制、八进制、十六进制数转换为十进制数的共同规则是（C）。A、除十取余B、乘十取整C、按权展开D、以上均可5、标准与或式是由（D）构成的逻辑表达式。A、最大项之积B、最小项之积C、最大项之和D、最小项之和6、函数的最简与或式为(C)。A、ABB、C、1D、07、n个变量可以构成（C）个最小项。A、nB、2nC、2nD、2n18、若输入变量A、B全为1时，输出F

10、=0，则其输入与输出关系是(B)。A、非B、与非C、与D、或9、标准与或式是由（B）构成的逻辑表达式。A、与项相或B、最小项相或C、最大项相与D、或项相与10、以下表达式中符合逻辑运算法则的是（D）。A、CC=C2B、1+1=10C、01D、A+1=111、下列逻辑式中，正确的是（A）。A、B、A+A=1C、AA=0D、AA=112、ABC(C)。A、AB、BCC、(AB)?(AC)D、AC13、两者的关系是(A)。A、B、C、14、同或逻辑Z对应的逻辑图是（C）。=1ABZ=1ABZ1ABZ1ABZB、A、C、D、15、有三个输入端的或非门电路，要求输出高电平，其输入端应是(C)。A、全部为

11、高电平B、至少一个端为高电平C、全部为低电平D、至少一个端为低电平16、具有“线与”逻辑功能的门电路有(B)。A、三态门B、集电极开路门C、与门D、或门17、对于负逻辑而言，某逻辑电路为与门，则对于正逻辑而言，该电路为(C)。A、与非门B、或非门C、或门D、与门18、集电极开路门(OC门)在使用时须在(B)之间接一电阻。A、输出与地B、输出与电源C、输出与输入19.一个两输入端的门电路，当输入为0和1时，输出不是1的门是（B）。A、与非门B、或非门C、异或门20、若在编码器中有50个编码对象，则要求输出二进制代码位数为(B)位。A、5B、6C、10D、5021、如需要判断两个二进制数的大小或相

12、等，可以使用(D)电路。A、译码器B、编码器C、数据选择器D、数据比较器22、八输入的编码器按二进制编码时，输出端的个数是（B）。A、2个B、3个C、4个D、8个23、和数据分配器使用相同型号MSI的组合逻辑电路是(A)。A、译码器B、编码器C、数据选择器D、数据比较器24、组合逻辑电路消除竞争冒险的方法有(A)和(B)。A、修改逻辑设计B、在输出端接入滤波电容C、后级加缓冲电路?D、屏蔽输入信号的尖峰干扰25、数据分配器输入端的个数是(B)。A、2个B、1个C、4个D、8个26、一片容量为1024字节4位的存储器，表示有(C)个存储单元。A、1024B、4C、4096D、827、下列触发器中

13、存在约束条件的是(A)。A、RS触发器B、JK触发器C、D触发器D、T触发器28、JK触发器在时钟脉冲的作用下，如果要使，则输入信号JK应为(A)。A、J=1，K=1B、J=0，K=1C、J=0，K=0D、J=1，K=029、RS触发器的约束条件是(D)。A、R+S=1B、R+S=0C、RS=1D、RS=030、JK触发器欲在CP作用后保持原状态，则JK的值是(D)。A、JK11B、JK10C、JK01D、JK0031、Mealy型时序逻辑电路的输出(C)。A、只与电路的现态有关B、只与电路的输入有关C、与电路的现态和电路的输入有关D、与电路的现态和电路的输入无关32、若4位同步二进制加法计数

14、器当前的状态是0111，下一个输入时钟脉冲后，其内容变为(C)。A、0111B、0110C、1000D、001133、A、0011B、1000C、1001D、001134、下图所示为某时序逻辑电路的时序图，由此可判断该时序电路具有的功能是(A)。A、十进制计数器B、九进制计数器C、四进制计数器D、八进制计数器CPQ0Q1Q2Q335、构成同步二进制计数器一般应选用的触发器是（C）。A、D触发器B、RS触发器C、JK触发36、构成四位寄存器应选用（B）。A、2个触发器；B、4个触发器C、16个触发器37、需用(B)片74LS161构成六十进制计数器。A、1片B、2片C、3片D、4片38、555构

15、成的施密特触发器的回差电压UT为(D)。A、VCCB、VCC/2C、2VCC/3D、VCC/339、能起到定时作用的触发器是(C)。A、施密特触发器B、双稳态触发器C、单稳态触发器D、多谐振荡器40、对电压、频率、电流等模拟量进行数字处理之前，必须将其进行(B)。A、D/A转换B、A/D转换C、直接输入D、随意三、计算题1、将十进制数63.125转换为二进制数和八进制数。解：(63.125)10=(111111.001)2=(77.1)82、将二进制数1111100.01转换为十六进制数和十进制数。解：(1111100.01)2=(7C.4)16=(124.25)103、型号为2764的EPR

16、OM地址线为13，位线为8，试计算它的容量。解：其容量为：2138=81928=810248=8K8四、逻辑函数式变换1、用公式法将下列逻辑函数式化简为最简与或表达式解：2、将下列逻辑函数式展开成最小项表达式解：五、用卡诺图化简法将下列函数化简为最简与或表达式解：ABCD00000111100111100111000010110000ABCD00000111100111101111010010六、作图题1、电路及CP、S、R的波形如图1所示，试对应画出的波形。QQ图12、边沿触发器及CP、J、K的波形如图2所示，试对应画出的波形。QQ图23、边沿触发器及CP、D的波形如图3所示，试对应画出的波

17、形。QQ图34、电路及A、B和CP的波形如图4所示，试画出Q端的波形，设触发器的初始状态Q1。ABCP=1ABCPQDQABDQCP图4解：，故根据A、B的波形异或可先画出D触发器的D端波形，然后再根据D端的波形画出D触发器的Q端波形。如图4右图所示。5、已知JK触发器电路和A、B和CP的波形如图5所示，试画出JK触发器Q端的波形，设触发器的初始状态Q0。解：JKAB，故根据A、B的波形相与可先画出JK触发器的J、K端波形，然后再根据J、K端的波形画出JK触发器的Q端波形。如图5右图所示。CPABABCP1J1K&QQCPABJKQ图5七、分析题1、组合电路如图6所示，分析该电路的逻辑功能。图6解：、写表达式：,、化简与变换：、由表达式列出真值表：、分析逻辑功能：当A、B、C三个变量不一致时，电路输出为“1”，所以这个电路称为“不一致电路”。1&ABCY1112、试分析图7所示电路的逻辑功能。解：由电路可直接写出输出的表达式为：逻辑功能：输入奇数个“1”，输出为“1”。图7