2022年2022年汇编语言与接口技术复习资料 2.pdf

《2022年2022年汇编语言与接口技术复习资料 2.pdf》由会员分享，可在线阅读，更多相关《2022年2022年汇编语言与接口技术复习资料 2.pdf（21页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、一、填空题8088 的 ALE 引脚的作用是 _。锁存复用线上的地址在 8088 读存储器周期中，采样Ready 线的目的是 _。确定是否在T3周期后插入Tw周期8088 在访问 4 个当前段时，代码段、数据段及堆栈段的偏移量分别由_、_和_提供。IP由寻址方式决定的16 位偏移量SP 微型计算机由_、_和_组成。微处理器存储器I/O 接口电路在 IBM PC/XT 中，外设是通过_器件对CPU 产生中断请求。这些中断的中断类型码为 _。825908HOFH 8088 中的指令INTn用_指定中断类型。N 一片 8255A 端口 A 有_种工作方式，端口B 有_种工作方式。32 串行异步接口在

2、接收时是由_寄存器将串行数据转换成并行数据。在发送时，是由_寄存器将并行数据转换成串行数据。接收移位发送移位软件通常分为_和_两大类。系统软件应用软件计算机硬件由_、_、存储器、输入设备和输出设备五大部件组成。运算器控制器奇偶校验法只能发现_数个错，不能检查无错或_数个错。奇偶八进制数 37.4Q 转换成二进制数为_。11111.1B 数 x 的真值-0.1011B，其原码表示为_。1.1011B 在浮点加减法运算过程中，在需要 _或_时，尾数向右移位。对阶向右规格化8086CPU 芯片的结构特点是将_部件与 _部件分开，目的是减少总线的空闲时间，提高指令执行速度。运算总线接口指令通常由 _和

3、_两部分组成。操作码地址码微程序入口地址是根据_通过 _产生的。指令操作码微地址产生部件要组成容量为4K*8 位的存储器，需要_片 4K*1 位的静态RAM 芯片并联，或者需要_片 1K*8 位的静态RAM 芯片串联。8 4 根据目前常用的存储介质可以反存储器分为_、_和光存储器三种。磁表面存储器半导体存储器主机 CPU 和 IOP 之间的通信，原则上是通过共享_来实现的。主存储器DMA 数据传送过程可以分为_、数据块传送和_三个阶段。传送前预处理 传送后处理汉字在计算机内部存储、传输和检索的代码称为汉字_，汉字输入码到该代码的变换由 _来完成。内码代码转换程序名师资料总结-精品资料欢迎下载-

4、名师精心整理-第 1 页，共 21 页 -显示器的刷新存储器（或称显示缓冲器）的容量是由 _和_决定的。图象分辨率灰度级80386 支撑的两种操作方式是_和_。实方式保护方式微机系统中的时序信号一般分成三级，分别是_、_和_。时钟周期，总线周期，指令周期微型计算机中的总线主要包括_总线、_总线和 _总线。数据，地址，控制IF 属于 8086 的_寄存器，该位为1 表示 _。标志，中断允许现要求将 8253 的计数器 2 设置为方式2，采用二进制计数，计数器初值设置为1035，则完成此要求的控制字是_，送往计数器2 高字节的二进制值应为_，送往计数器 2 低字节的二进制值应为_。B4H，07H，

5、04H 硬件中断可分为_和_两种。可屏蔽中断，非屏蔽中断如果将 8255A 的引脚 A1、A0 分别接系统地址总线的A1、A0，并设 A口的 I/O 端口地址为 100H，则该 8255A的控制字端口地址为_。103H 某定时数据采集系统中，8 位 ADC的输入电压范围为05V，其转换结果存入单元BUF1。若(BUF1)=40H，则对应的输入电压是_。1.25V 设字长为八位，有x=1，y=124，则有：x y补=_，x y补=_；01111011 10000011 数 制 转 换：247.86=H=_BCD;F7 DCH 001001000111 10000110 BCD 在 8086CPU

6、 中，由于 BIU 和 EU 分开，所以 _和 _ 可以重叠操作，提高了 CPU的利用率；取指令执行指令8086 的中断向量表位于内存的_区域，它可以容纳_个中断向量，每一个向量占 _ 个字节；00000H003FFH 区256 个4 个8086 系统中，地址 FFFF0H 是_ 地址；CPU 复位以后执行第一条指令的地址8086CPU 的 MN/MX引脚的作用是 _；决定 CPU 工作在什么模式(最小/最大)8251 芯片中设立了 _、_ 和_三种出错标志；奇/偶错帧格式错溢出错8086CPU 中典型总线周期由_个时钟周期组成，其中 T1期间，CPU 输出 _信息；如有必要时，可以在_两个时

7、钟周期之间插入1 个或多个TW等待周期。4 个地址T3和 T4名师资料总结-精品资料欢迎下载-名师精心整理-第 2 页，共 21 页 -8259A 共有 _个可编程的寄存器，它们分别用于接受CPU 送来的 _命令字和_命令字。7 个初始化操作为保证动态RAM 的内容不消失，需要进行操作。刷新8 位 D/A 转换器，若满量程电压为5V,分辨率所对应的电压为mV。当输入的数字量为H 时，转换后输出电压为3.5V。19.5mv,B3H DAC0832 的三种工作方式为、。双缓冲方式，单缓冲方式，直通方式若 8253定 时 器0 的 时 钟 脉 冲 为1MHz，在 二 进 制 计 数 时 的 最 大

8、定 时 时 间 为ms，此时计数器的初值应置为。65.536，0 8086/8088CPU 由和两部分组成，8086CPU 与 8088CPU的主要区别是和。EU,BIU，区别：外部数据总线8086 是 16 位，8088 是 8 位 BIU 指令队列8086 是6 字节，8088 是 4 字节若一个数据块在内存中的起始地址为9E40H：C52AH，则这个数据块的起始地址的物理地址为。AA92AH 设堆栈指针(SP)=6318H，此时若将AX、BX、CX、DX依次推入堆栈后，(SP)=。6310H某 8086 微处理器系统中设计了一个存储为16KB的 SRAM 存储器模块，如果该存储器模块的起

9、始地址为80000H，则该存储器模块的末地址为。若用于该存储器模块片选译码的地址信号线为A17、A18、A19，则该模块片选信号CS 的逻辑表达式为：CS=。83FFFH,A19A*18A*17=100INT 80H 指令的中断向量存放在：中。0000H,0200H 8086CPU的一个最基本的总线周期需个时钟周期。4在串行通信中，RS232标准电平与TTL 电平是否兼容？答案是；将 RS232的电平范围规定为逻辑“0”，即低电平。否5 15VINTA是 8086CPU对 8259 中断控制器的中断响应信号，INTA 包含两个负脉冲，对于 8259来说，这两个负脉冲的含义是、。第一个负脉冲到达

10、时，8259A使当前中断服务寄存器ISR 中的相应位置1;第二个负脉冲到达时，8259A将中断类型码送到数据总线的D7D0，CPU将此作为中断类型码。要使 8086CPU复位，要求 RESET引脚至少维持个时钟周期的高电平，才有效。当复位信号RESET变为低电平启动时，8086CPU开始执行程序的存储单元的物理地址名师资料总结-精品资料欢迎下载-名师精心整理-第 3 页，共 21 页 -为。4,FFFF0H 欲使 8086CPU工作在最小模式，其引脚MN/MX应接+5V或接地？答案是。应接+5V最小模式下8086CPU 的READY引脚和HLDA引脚分别是输入或是输出引脚？答案是。READY

11、引脚是输入,HLDA 引脚输出引脚若用 2164 的动态 RAM 芯片（64K1 位）组成128KB的存储器系统，需要多少片2164芯片。答案是。16采用串行异步通信时，波特率为9600bps，8 位数据位，无奇偶校验，1 位停止位，那么连续传输9600 个 ASCII 码字符，至少需要秒。9伪指令 ASSUME 的作用是。指示段地址与段寄存器的关系8086 向偶地址存储单元0 送一个字节数据时,须执行一个总线周期,在第一个T 状态中,ALE 为,A0 为,WR为。1、0、0某时刻 8259A 的 IRR 内容是 06H，说明。某时刻 8259A 的 ISR 内容是 08H，说明。若要屏蔽 I

12、R3 和 IR5 上的中断请求输入,则屏蔽字应为。IR1、IR2有申请、IR3 正在服务中、00101000B8086 硬件中断申请输入信号引脚有个。2用 3 片 8259A 中断控制器组成2 级主从式中断控制系统，最多可以管理的中断源为级。2设当前的 SP=0FFFH，执行 PUSHF 指令后，SP=H，若改为执行INT 20H指令后，则 SP=H。0FFDH、0FF9H8086、80286、80386、80486 允许的中断最多个。2568253 每个通道有种工作方式可供选择。8253 的 CLK0接 2MHZ的时钟，欲使 OUT0产生频率为200HZ的方波信号，则8253 的计数初值应为

13、，应选用的工作方式是。方式控制字为。6，20000，3，00110110B二、选择题8 位定点原码整数10100011B 的真值为（B）。A.+0100011B B.-0100011B C.+1011101B D.-1011101B 若某数 x 的真值为-0.1010，在计算机中该数表示为1.0110，则该数所用的编码为（B）。A.原码B.补码名师资料总结-精品资料欢迎下载-名师精心整理-第 4 页，共 21 页 -C.反码D.移码某数在计算机中用8421BCD 码表示为0011 1011 1000，其真值为（A）。A.398 B.398H C.1630Q D.1110011000B 下列逻辑

14、部件中，（C）不包括在运算器内。A.累加器B.状态条件寄存器C.指令寄存器D.ALU 在指令 ADDR，Ad 中，源操作数在前，目的操作数在后，该指令执行的操作是（D）。A.（R）+（Ad）-（Ad）B.（R）+（Ad）-Ad C.（R）+（Ad）-（Ad）D.（R）+（Ad）-Ad 在 ROM 存储器中必须有（C）电路。A.数据写入B.再生C.地址译码D.刷新DMA 传送控制的周期挪用法一般适用于（A）的情况。A.I/O 设备读写周期大于内存存储周期B.CPU 工作周期比内存周期长很多C.I/O 设备读写周期小于内存存储周期D.CPU 工作周期比内存存储周期小很多在多级存储体系中，cache

15、 主存 结构的作用是解决（D）的问题。A.主存容量不足B.主存与辅存速度不匹配C.辅存与 CPU 速度不匹配D.主存与 CPU 速度不匹配计算机经历了从器件角度划分的四代发展历程，但从系统结构来看，至今为止绝大多数计算机仍是（D）式计算机。A.实时处理名师资料总结-精品资料欢迎下载-名师精心整理-第 5 页，共 21 页 -B.智能化C.并行D.冯 诺依曼计算机系统总线中，可用于传送读、写信号的是（C）A、地址总线B、数据总线C、控制总线D、以上都不对若寄存器 A、B、C、D 的内容分别为18，19，20，21 时，依次执行 PUSH A，PUSH B，POP C，POP D 后，寄存器C 的

16、内容为（B）A、18 B、19 C、20 D、21 CPU 执行算术运算指令不会影响的标志位是（D）A、溢出标志B、符号标志C、零标志D、方向标志下列 8086 指令中，对AX 的结果与其他三条指令不同的是（D）A、MOV AX，0 B、XOR AX，AX C、SUB AX，AX D、OR AX，0 若 256K 位（bit）的 SRAM 芯片具有8 条数据线，则它具有的地址线条数为（B）A、14 B、15 C、17 D、18 有关 RS-232C 技术，下列说法中错误的是（C）A.可用于连接两台PC 机，进行数据传输。B.属于 DTE 与 DCE 之间的接口标准。C.为并行式传送。D.为串行

17、式传送。为改善高速的CPU 与主存存取速度的不平衡，可采用（B）名师资料总结-精品资料欢迎下载-名师精心整理-第 6 页，共 21 页 -A、虚拟存储器（Virtual Memory）B、高速缓存(Cache)C、辅助(Auxiliary)存储器D、以上都不行80X86 微处理器Pentium III 属于 _A_。A.CISC 微处理器B.微控制器C.RISC 微处理器D.位片式微处理器已知两个符号数X、Y 的补码分别为D6H 和 A5H，则 X+Y/2 补为 _D_。A.28H OF=1 B.28H OF=0 C.A8H OF=1 D.A8H OF=0 8086/8088 CPU 的内部结

18、构由C 组成。A.ALU、EU、BIU B.寄存器组、ALU C.EU、BIU D.ALU、BIU、地址加法器8086/8088 CPU 构成系统的两种组态，与之有关的控制信号是B。A.S0、S1、S3 B.MN/MX C.TEST D.QS0，QS1 在不考虑段超越情况下，8086/8088 中 DI 寄存器给出的偏移地址位于_B_。A.DS 或 SS 段B.DS 或 ES 段C.DS 或 CS 段D.仅 DS 段在 8086/8088 微机系统中，堆栈与堆栈指针SP的正确位置是_D _。A.堆栈在 CPU 中，SP也在 CPU 中B.堆栈在 ROM 中，SP在 CPU 中C.堆栈在 CPU

19、 中，SP在 RAM 中D.堆栈在 RAM 中，SP在 CPU 中构成 8086 系统 32KB 的存储空间，选择存储器的最佳方案是_C_。A.一 片32K 8Bit B.2片16K 8Bit C.4片8K 8Bit D.8 片 4K8Bit 80X86 CPU 可以访问的I/O 地址空间共有 _C1_，使用的地址信号线为_B2_，CPU执行 OUT 输出指令时，向相应的I/O 接口芯片产生的有效控制信号是_D3_。A1.256 B1.1K C1.64K D1.128K A2.A7A0 B2.A15A0 C2.A15A1D2.A19A0A3.RD 低电平，WR 三态，M/IO 低电平B3.RD

20、 三态，WR 低电平，M/IO 高电平C3.RD 低电平，WR 高电平，M/IO 高电平D3.RD 高电平,WR 低电平，M/IO 高电平8086/8088 中断系统可处理_B1_个中断源，中断类型码的范围为_A2_,中断向量设置在内存_A3_,优先权最高、最低的中断分别是_A4_。A1.255 B1.256 C1.128 D1.1024 A2.0255 B2.1255 C2.0127 D2.01023 A3.00000H003FFH B3.00400H007FFH C3.FFFFFHFF800H A4.除法出错,单步B4.NMI,单步C4.NMI,INTR D4.除法出错,INTR 名师资料

21、总结-精品资料欢迎下载-名师精心整理-第 7 页，共 21 页 -当 8253 定时器0 的时钟脉冲为1MHZ时，其二进制计数时的最大定时时间为B1，这时写入定时器的初值为A2。A1.65.535ms B1.65.536ms C1.131.71ms D1.131.72ms A2.0000H B2.FFFFH C2.0001H D2.FFFEH 8255 工作于中断方式传送数据时，可供使用的8 位数据端口个数有_B。A.1 B.2 C.3 D.4 12.设异步串行通信时，每个字符对应1 个起始位，7 个信息位，1 个奇/偶校验位和2个停止位，每秒传送这样字符240 个，其波特率为_B_ b/s。

22、A.2400 B.2640 C.1200 D.1920 在汇编过程中不产生指令码，只用来指示汇编程序如何汇编的指令是_B_。A.汇编指令B.伪指令C.机器指令D.宏指令汇编语言源程序经汇编后，可直接生成_B_。A.OBJ 及.ASM 文件B.OBJ 及.LST 文件C.LST 及.ASM 文件D.OBJ、.LST 及.ASM 文件若 X=-31，Y=-8，字长 n8，采用补码运算求得XY补的结果是（B）。A.10010111 B.11101001 C.10100111 D.11011001 下列数中最大的数是（C）。A.(10000011)2 B.(10010101)BCDC.(92)16D.

23、(101)10已知 DS2000H，SS1500H，BP0200H，传送指令MOV AX，BP+5 源操作数的寻址方式是（C），物理地址是（A）。A寄存器寻址B.寄存器间接寻址C.基址寻址D.直接寻址 A 15205H B.20205H C.17005H D.22005H 下列指令中合法的指令是（B）和（G）。AMOV CL，SI B.PUSH CS C.MOV BX+DI，ADRY D.MOV SS，1500H E.IN AX，120H F.MOV BX，5 G.MOV DSPSI，DS H.MOV BP+BX+4，AL 其中：ADRY、DSP 为变量总线周期的T1状态下，数据/地址线上是（

24、B）信息，用（D）信号将此信息锁存起来。A数据B.地址C.控制D.状态 ARDB.WRC.MN/MXD.ALE 为了解决 CPU 与外部设备工作速度的不一致，在 I/O 接口电路中，输入必须有（B），输出必须有（A）。A锁存器B.缓冲器C.译码器D.控制器名师资料总结-精品资料欢迎下载-名师精心整理-第 8 页，共 21 页 -在串行接口中，RS-232-C 的逻辑“1 电平为（C）。A0 5V B.+5V+15V C.5V-15V D.1.5V5V 在异步串行通信中，相邻两帧数据的间隔是（B）。A0 B.任意的C.确定的D.与波特率有关一个 SRAM 芯片，有 14 条地址线和8 条数据线，

25、则该芯片最多能存储ASCII 码字符的个数是（A）。A16384 B.32768 C.256 D.14 下述产生片选信号CS的方法中，被选中芯片不具有唯一确定地址的是（A）。A线选法或部分译码B.仅部分译码C.仅线选法D.全译码中断类型码为40H 的中断服务程序入口地址存放在中断向量表中的起始地址是（C）。ADS:0040H B.DS:0100H C.0000H:0100H D.0000H:0040H 8086/8088 响应不可屏蔽中断时，其中断类型码是（A）。A由 CPU 自动产生B.从外设取得C.由指令 INT 给出D.由中断控制器提供在 PC 系统中，采用汇编语言编程时，为了显示字符和

26、打印字符，（D）。A两者都必须采用系统功能调用B.两者都必须采用BIOS 功能调用C.前者必须用系统功能调用，后者必须用BIOS 功能调用D.两者都可用系统功能调用或BIOS 功能调用CPU 响应 INTR 引脚上的中断请求的条件之一是（B）。AIF=0 B.IF=1 C.TF=0 D.TF=1 8086/8088 进行外设访问的地址空间为（C）。A.00H FFH B.0000H 03FFH C.0000HFFFFH D.00000H FFFFFH 在 8255 可编程并行接口芯片中，可用于双向选通I/O 方式（即方式2）的端口为（A）。A.PA 口B.PB 口C.PC 口D.PA 和 PB

27、 8086/8088 中用来区分构成的是最大模式还是最小模式系统的控制信号是（B）。A.0S,1S,2SB.MN/MXC.TESTD.QS0，QS1可用紫外线擦除的存储器是（B）。名师资料总结-精品资料欢迎下载-名师精心整理-第 9 页，共 21 页 -A.E2PROM B.EPROM C.RAM D.FLASH 对于掉电，8086/8088 是通过（D）来处理的。A.软件中断B.DMA 请求C.可屏蔽中断D.非屏蔽中断最小模式下8086CPU在执行指令MOV AL，SI 期间，8086 的下面哪些引脚为低电平？答案是（）。B A、M/IO B、WR C、RD D、DT/R 下列指令中，不影响

28、进位的指令是（_）。B A.ADD AX,10 B.SAL AL,1 C.INC CX D.SUB AX,BX 下列指令中,有语法错误的指令是（_）。D A.MOV AX,BXSI B.LEA DI,2000H C.OUT DX,AL D.SHL BX,2 8086CPU 的硬件中断引脚有几个（B）?A).1 个B).2 个C).3 个D).4 个8086CPU 地址线与数据线分别为多少条（C）?A).8 条,16 条B).8 条,20 条C).20 条,16 条D).16 条,20 条下列指令语法有错的是（C）A).MOV AX,1000H B).MOV AX,BX C).MOV AX,10

29、00H D).MOV AX,1000H 下列指令中隐含使用寄存器SI 的是（B）A).HLT B).CMPSB C).XLAT D).NOT 下列指令中，执行速度最快的指令是（A）。A).ADD AX,10 B).ADD AL,SI+10H B).ADD AX,CX C).ADD AX,BX 下列指令中,不影响进位的指令是（C）A).ADD AX,BX B).MUL BL C).INC BX D).SUB AL,BH 假设 V1 和 V2 是用 DW 定义的变量，下列指令中正确的是：（A）A）.MOV V1,20H B）.MOV V1，V2 C）.MOV AL,V1 D）.MOV 2000H，

30、V2 现行 PC 机中主要的系统总线是：（D）A).ISA 总线B).PCI 和 ISA 总线C).EISA 总线D).PCI 总线执行 PUSH AX 指令后,堆栈指针SP的内容:（B）A).减 1 B).减 2 C).加 1 D).加 2 鼠标与计算机连接一般采用（A）A).RS-232-C 串行接口电路B).采用并行接口电路PC 机上的打印机与主机间最常用的接口是:（C）A).RS-232-C 接口B).Centronics 接口名师资料总结-精品资料欢迎下载-名师精心整理-第 10 页，共 21 页 -C).IEEE488 接口C).SCSI 接口PC 机所使用的标准键盘向主机发送的代

31、码是（A）A).ASCII 码B).扫描码C).BCD 码D).格雷码8086CPU 的地址总线有（C）位。A).8 B).16 C).20 D).24 在机器数（A）中，零的表示形式是唯一的。A).补码B).原码C).补码和反码D).原码和反码8086CPU 中断号为8 的中断矢量存放在（C）。A).0FFFFH：0008H B).0000H：0008H C).0000H：0020H D).0020H：0000H PSW 中表示符号的位是（D）。A、CF B、OF C、AF D、SF 逻辑地址 1000：2000 对应的物理地址为（B）。A、1200H B、12000H C、2100H D、

32、21000H 下面哪个寄存器使用时的默认段寄存器为SS（C）。A、AX B、BX C、SP D、SI 下面叙述正确的是（B）。A、数据传送指令只改变目的操作数的值，不改变PSW 的值。B、数据传送指令在改变目的操作数的值的同时，还要改变PSW 的值。C、数据传送指令不改变目的操作数的值，不改变PSW 的值。D、数据传送指令不改变目的操作数的值，只改变PSW 的值。有符号字节数+32，可表示为（B）。A、32H B、20H C、0B2H D、0AEH 下面对 PUSH 指令描述正确的是（C）。A、PUSH 只能将字节型数据压入堆栈。B、PUSH 只能将字型数据压入堆栈。C、PUSH 只能将双字节

33、型数据压入堆栈。D、PUSH 可对任何类型数据操作。若 BL=20H，BH=32H，则 BX=（D）。A、20H B、32H C、2032H D、3220H 某微机具有16MB 的内存空间，其CPU 的地址总线应有（D）条。A、26 B、20 C、28 D、24 当 RESET 信号进入高电平状态时，将使8086 的（D）寄存器初始化为 0FFFFH。A、SS B、DS C、ES D、CS 8086CPU 与 慢 速 设 备 之 间 进 行 数 据 传 输，为 了 使 传 送 速 度 匹 配，有 时 需 要 在名师资料总结-精品资料欢迎下载-名师精心整理-第 11 页，共 21 页 -（B）状

34、态之间插入若干等待周期TW。A、T1 和 T2 B、T2 和 T3 C、T3 和 T4 D、随机8086 系统中，可以有（D）个段地址。A、16 B、64 C、16K D、64K 当对两个组合（压缩）BCD 数（字节）相加后，应使用（B）调整。A、AAA B、DAA C、AAS D、DAS 若 CX=3，AX=1，执行完 SHL AX，CL 指令后，AX=（D）。A、1 B、2 C、4 D、8 用段基值及偏移量来指明内存单元地址的方式称为（C）。A、有效地址B、物理地址C、逻辑地址D、相对地址10100101 01011010=（A）。A、00000000 B、11111111 C、00001

35、111 D、11110000 采用 2 的补码形式时，一个字节能表达的有符号整数为（A）。A、-128,+127 B、-127,+127 C、-127,128 D、-128，+128 已知变量 VAR 为字型，则TYPE VAR=（B）。A、1 B、2 C、3 D、4（B）指向的内存单元的值被CPU 做为指令执行。A、DS：SI B、CS：IP C、SS：SP D、ES：DI 8086 中（D）的源操作数和目的操作数可同时为存储器数。A、数据传送指令B、算术、逻辑运算指令C、控制转移指令D、串操作指令已知物理地址为0FFFF0H，且段内偏移量为0B800H，若对应的段基地址放在DS 中，则 D

36、S=（B）。A、0FFFFH B、0F47FH C、2032H D、0F000H CPU 和输入/输出设备之间传送的信息类型有(C)。A地址信息和数据信息B模拟量和数字量C控制信息，状态信息和数据信息DA 和 B 下列指令中,有语法错误的指令是（D）。A.MOV AX,1000H B.LEA AL,1000H C.MOV 1000H,AL D.MOV 1000H,AX 8086CPU 的硬件中断引脚有几个?.(B)A 1 个B.2 个C.3 个D.4 个8086CPU 地址线与数据线分别为多少条?.(D)A.8 条,16 条B 8 条,20 条C 16 条,16 条D 20 条,16 条名师资

37、料总结-精品资料欢迎下载-名师精心整理-第 12 页，共 21 页 -下列指令中隐含使用寄存器SI 的是:(B)A HLT B.CMPSB C.XLAT D.NOT 1C，2D，3B，4D，5B，6B，7B，8A，9B，10A下列指令中，执行速度最快的指令是（B）。A.ADD AX,100 B.ADD AL,SI+10H B.ADD AX,CX C.ADD AX,BX 堆栈段寄存器是（B）。ADS BSS CES DCS 假设 V1 和 V2 是用 DW 定义的变量，下列指令中正确的是(A).A.MOV V1,20H B.MOV V1，V2 C.MOV AL,V1 D.MOV 2000H，V2

38、 执行 PUSH AX 指令后,堆栈指针SP的内容:(B)A.减 1 B.减 2 C.加 1 D.加 2 三、判断题8088 的 Ready 信号是由外部硬件产生的。（T）及 HOLD、HLDA 信号是与系统中其它总线主设备有关的信号。（T）8088 的信号可用作中断矢量的读选通信号。（T）8088 的数据可以存放在几个不连续的段中。（T）8088 中，取指令和执行指令可以重叠操作。（T）8088 的可屏蔽中断的优先权高于非屏蔽中断。（F）多个外设可以通过一条中断请求线，向CPU 发中断请求。（T）8253 的每个计数器只能按二进制计数。（F）8253 的计数器是对机器的CLK 脉冲计数。（F

39、）8255A 中端口 A 使用的是 INTR，及等线是端口C 的线。（T）RS232C 接口是常用的串行通信接口，这个接口可用地址总线寻址。（F）串行异步接口的双向工作方式指的是在串行接口上可同时发送和接收串行数据。（T）EPROM 虽然是只读存储器，但在编程时可向内部写入数据。（T）中断服务程序可放在用户可用的内存的任何区域。（T）4K 1 位和 1K 4 位的 RAM 芯片存储容量相同，它们可互换使用（F）存储系统中的高速缓冲存储器（Cache）通常容量较小，因而每位价格比主存要低。（F）直接寻址是在指令中直接给出操作数的有效地址，因而采用这种寻址方式时，CPU 不名师资料总结-精品资料欢

40、迎下载-名师精心整理-第 13 页，共 21 页 -需访问存储器即可得到操作数。（F）当中断控制器8259A 设定为中断自动结束（AEOI=1）时，程序设计者无须在中断服务程序结束时向8259A 发出 EOI 命令。（T）8255A 的 端口 C 置 1/置 0 控制字 应被写入其控制口中。（T）指令 ADD AX，BX+2000H 是一条不带进位的加法指令，因此该指令执行后进位标志位 CF 将不受影响。（F）DMA 控制器在采用 单字节传输方式 时比 块传输方式 数据传输率要高（F）8253 的计数器在不同的工作方式中，计数到0 时，都会从OUT 输出一个相同的信号。（F）CPU 寻址外设时

41、，存贮器对应的I/O 方式是把一个外设端口作为一个存贮单元来看待。（T）用软件确定中断优先权时，只要改变查询的顺序，即可以改变中断的优先权。（T）在 8259A 级连系统中，作为主片的8259A 的某些 IR 引脚连接从片，同时也可以在另一些 IR 引脚上直接连接外设的中断请求信号端。（T）最大模式下8086CPU对 8259 的中断响应信号INTA 由总线控制器8288 产生。这句话对吗？答案是（T）8086CPU输出的 BHE信号需经锁存器与存储器连接。这句话对吗？答案是（F）。8086CPU输出的地址信号可直接与存储器连接。这句话对吗？答案是（F）。定时/计数器 8253 是通过对脉冲的

42、加法计数实现定时。这句话对吗？答案是（T）。所有 PC 机具有相同的机器指令。(F)CPU 至少包含一个处理器。(T)微机主存储器的基本编址单元的长度为8 位。(T)8086 复位后，CPU从 FFFFH：0000H处开始执行指令。（T）8086CPU 寄存器中,负责与 I/O 接口交换数据的寄存器是DX。(F)由逻辑地址可以唯一确定物理地址,因此,映射到该物理地址的逻辑地址是唯一的。(F)伪指令是指示性语句,不产生机器目标代码。(T)8086CPU 的每一个总线周期都由4 个 T 状态组成。(F)堆栈是以先进后出方式工作的存储空间。(T)8086CPU 由总线接口部件与执行部件组成。(T)立

43、即数只能存放在代码段中。(F)间接寻址不能同时用于目的和源操作数。(T)指令 AND AL，0 和指令 MOV AL，0 执行后的结果完全一样。(F)字符串操作指令可以使用重复前缀来实现块操作。(T)名师资料总结-精品资料欢迎下载-名师精心整理-第 14 页，共 21 页 -NOP 指令不使CPU 执行任何操作，因此执行它不需要任何时间。(F)四、简答题什么是微型计算机的系统总线？说明数据总线、地址总线、控制总线各自的作用。【解答】系统总线是CPU 与其它部件之间传送数据、地址和控制信息的公共通道。（1）数据总线：用来传送数据，主要实现CPU 与内存储器或I/O 设备之间、内存储器与I/O设备

44、或外存储器之间的数据传送。（2）地址总线：用来传送地址。主要实现从CPU 送地址至内存储器和I/O 设备，或从外存储器传送地址至内存储器等。（3）控制总线：用于传送控制信号、时序信号和状态信息等。8086CPU 的内部结构有何特点？由哪两部分组成？它们的主要功能是什么？【解答】8086 微处理器是典型的16 位微处理器，HMOS 工艺制造，集成了2.9 万只晶体管，使用单一的+5V 电源，有16 根数据线和20 根地址线；通过其16 位的内部数据通路与设置指令预取队列的流水线结构结合起来而获得较高的性能。8086 微处理器内部安排了两个逻辑单元，即执行部件EU 和总线接口部件BIU。EU 主要

45、负责指令译码、执行和数据运算，包括计算有效地址；BIU 主要完成计算物理地址、从内存中取指令、实现指令规定的读/写存储器或外部设备等信息传输类操作。8086CPU 内部寄存器有哪几种？各自的特点和作用是什么？【解答】CPU 有 14 个内部寄存器，可分为3 大类：通用寄存器、控制寄存器和段寄存器。通用寄存器是一种面向寄存器的体系结构，操作数可以直接存放在这些寄存器中，既可减少访问存储器的次数，又可缩短程序的长度，提高了数据处理速度，占用内存空间少。控制寄存器包括指令指针寄存器IP 和标志寄存器FLAG：IP 用来指示当前指令在代码段的偏移位置；FLAG 用于反映指令执行结果或控制指令执行的形式

46、。为了实现寻址1MB 存储器空间，8086CPU 将 1MB 的存储空间分成若干个逻辑段进行管理，4 个 16 位的段寄存器来存放每一个逻辑段的段起始地址。解释逻辑地址、偏移地址、有效地址、物理地址的含义，8086 存储器的物理地址是如何形成的？怎样进行计算？【解答】逻辑地址：表示为段地址：偏移地址，书写程序时用到，一个存储单元可对应出多个逻辑地址；偏移地址：是某一存储单元距离所在逻辑段的开始地址的字节个数。有效地址：是指令中计算出的要访问的存储单元的偏移地址。物理地址：是CPU 访问存储器时用到的20 位地址，是存储单元的唯一的编号。名师资料总结-精品资料欢迎下载-名师精心整理-第 15 页

47、，共 21 页 -物理地址计算公式：物理地址=段地址 10H有效地址（或偏移地址）什么是总线周期？8086CPU 的读/写总线周期各包含多少个时钟周期？什么情况下需要插入等待周期TW，什么情况下会出现空闲状态TI？【解答】8086CPU 经外部总线对存储器或I/O 端口进行一次信息的输入或输出过程所需要的时间，称为总线周期。8086CPU 的读/写总线周期通常包括T1、T2、T3、T4 状态 4个时钟周期。在高速的 CPU 与慢速的存储器或I/O 接口交换信息时，为了防止丢失数据，会由存储器或外设通过 READY 信号线，在总线周期的T3 和 T4 之间插入 1个或多个必要的等待状态TW，用来

48、进行必要的时间补偿。在 BIU 不执行任何操作的两个总线周期之间会出现空闲状态TI。常用的存储器地址译码方式有哪几种？各自的特点是什么？【解答】线选译码：连接简单，无须专门的译码电路；缺点是地址不连续，CPU 寻址能力的利用率太低，会造成大量的地址空间浪费。全译码：将低位地址总线直接连至各芯片的地址线，余下的高位地址总线全部参加译码，译码输出作为各芯片的片选信号。可以提供对全部存储空间的寻址能力。部分译码：该方法只对部分高位地址总线进行译码，以产生片选信号，剩余高位线可空闲或直接用作其它存储芯片的片选控制信号。I/O 端口的编址方式有哪几种？各有何特点？【解答】I/O 端口有统一编址和I/O

49、独立编址2 种方式。统一编址方式是将I/O 端口与内存单元统一起来进行编号，即将I/O 端口看作存储器单元，每个端口占用一个存储单元地址。该方式主要优点是不需要专门的I/O 指令，对 I/O 端口操作的指令类型多；缺点是端口要占用部分存储器的地址空间，不容易区分是访问存储器还是外部设备。I/O 独立编址的端口单独构成I/O 地址空间，不占用存储器地址。优点是地址空间独立，控制电路和地址译码电路简单，采用专用的I/O 指令，使得端口操作的指令在形式上与存储器操作指令有明显区别，程序容易阅读；缺点是指令类别少，一般只能进行传送操作。）简述微机系统的中断处理过程。【解答】（1）中断请求：外设需要进行

50、中断处理时，向CPU 提出中断请求。（2）中断响应：CPU 执行完现行指令后，就立即响应非屏蔽中断请求。可屏蔽中断请求，CPU 若要响应必须满足三个条件。（3）中断处理：保护现场、开中断、中断服务。（4）中断返回：CPU 执行 IRET 中断返回指令时，自动把断点地址从堆栈中弹出到CS 和IP 中，原来的标志寄存器内容弹回Flags，恢复到原来的断点继续执行程序。中断向量和中断向量表的含义是什么？8086 一共可处理多少级中断？名师资料总结-精品资料欢迎下载-名师精心整理-第 16 页，共 21 页 -【解答】8086 的中断系统能够处理256 个不同的中断，每一个中断安排一个编号，范围为02