2022年2022年计算机组成原理习题库完整 .pdf

《2022年2022年计算机组成原理习题库完整 .pdf》由会员分享，可在线阅读，更多相关《2022年2022年计算机组成原理习题库完整 .pdf（17页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、计算机组成原理习题库第一章 计算机系统概论1.选择题1、电子计算机问世至今，新型机器不断推出新，不管怎么更新，依然具有“存储程序”的特点，最早提出这种概念的是B。A.巴贝奇（Charles Babage）B.诺依曼（von Neumann）C.帕斯卡（Blaise Pascal）D.贝尔（Bell）2、下了描述中B是正确的。A.控制器能理解、解释并执行所有的指令及存储结果B.一台计算机包括输入、输出、控制、存储及算术逻辑运算五个部分C.所有的数据计算都在CPU 的控制器完成D.以上答案都正确3、电子计算机的运算/逻辑单元、控制、单元及主要存储器合称为C。A.CPU B.ALU C.主机D.UP

2、 4、计算机系统中的存储系统是指D。A.RAM 存储器B.ROM 存储器C.主存D.主存和辅存5、诺依曼机工作方式的基本特点是B。A.多指令流单数据流B.按地址访问并顺序执行指令C.堆栈操作D.存储前容选择地址6、由 0、1 代码组成的语言，称为C。A.汇编语言B.人工语言C.机器语言D.高级语言7、下列语句中C是正确的。A.1KB=1 0241 024 B B.1KB=1 024 B C.1MB=1 0241 024 B D.1MB=1 024 B 8、一片 1MB的磁盘能存储D的数据。A.106字节B.10-6字节C.109字节名师资料总结-精品资料欢迎下载-名师精心整理-第 1 页，共

3、17 页 -D.220字节二、填空题1、计算机硬件包括运算器、控制器、存储器、输入设备和 输出设备。其中运算器、控制器 和存储器 组成主机，运算器 和控制器 可统称为 CPU。简答：1.简述诺依曼计算机的特点2.按照诺依曼原理，现代计算机应具备哪些功能？答：按照诺依曼原理，现代计算机应具备以下5 个功能：输入输出功能：能把原始数据和解题步骤及中间结果接收下来（输入），把计算结果与计算过程中出现的情况告诉（输出）给用户。记忆功能：应能“记住”原始数据、解题步骤及中间结果。计算功能：应能进行一些最基本的运算。这些基本运算能组成人们所需要的复杂运算。判断功能：计算机在进行一步操作后，应能从预先无法确

4、定的几种方案中选择一种操作方案。自我控制功能：计算机应能保证程序执行的正确性和各部件间的协调性。第三章 系统总线选择题1、计算机使用总线结构便于增减外设，同时C。A.减少了信息传输量B.提高了信息的传输速度C.减少了信息传输线的条数2、计算机使用总线结构的主要优点是便于实现积木化，缺点是C。A.地址信息、数据信息和控制信息不能同时出现B.地址信息与数据信息不能同时出现C.两种信息源的代码在总线中不能同时传送16计算机使用总线结构的主要优点是便于实现积木化，同时_。A 减少了信息传输量B 提高了信息传输的速度C 减少了信息传输线的条数D 加重了 CPU 的工作量3、在三种集中式总线控制中，C方式

5、响应时间最快。A.链式查询B.计数器定时查询C.独立请求4、三种集中式总线控制中，A方式对电路故障最敏感。A.链式查询B.计数器定时查询C.独立请求5、连接计算机与计算机之间的总线属于C 总线。A.片B.系统名师资料总结-精品资料欢迎下载-名师精心整理-第 2 页，共 17 页 -C.通信6、在计数器定时查询方式下，若每次计数从上一次计数的终止点开始，则B。A.设备号小的优先级高B.每个设备使用总线的机会相等C.设备号大的优先级高7、在计数器定时查询方式下，若计数从0 开始，则A。A.设备号小的优先级高B.每个设备使用总线的机会相等C.设备号大的优先级高8、在独立请求方式下，若有N个设备，则B

6、。A.有一个总线请求信号和一个总线响应信号B.有 N个总线请求信号和N个总线响应信号C.有一个总线请求信号和N个总线响应信号9、系统总线中的数据线、地址线和控制线是根据C来划分的。A.总线所处的位置B.总线的传输方向C.总线传输的容10、在各种异步通信方式中，C速度最快。A.全互锁B.半互锁C.不互锁11、在同步通信中，一个总线周期的传输过程是C。A.先传送数据，再传输地址B.先传送地址，再传输数据C.只传输数据12、总线复用方式可以C。A.提高总线的传输带宽B.增加总线的功能C.减少总线号线的数量13、总线的异步通信方式A。A.不采用时钟信号，只采用握手信号B.既采用时钟信号，又采用握手信号

7、C.既不采用时钟信号，又不采用握手信号14、总线的半步通信方式B。A.不采用时钟信号，只采用握手信号B.既采用时钟信号，又采用握手信号C.既不采用时钟信号，又不采用握手信号15.总线通信中的同步控制是B A.只适合于 CPU控制的方式B.由统一时序控制的方式C.只适合于外围设备控制的方式D.只适合于主存16计算机使用总线结构的主要优点是便于实现积木化，同时_。名师资料总结-精品资料欢迎下载-名师精心整理-第 3 页，共 17 页 -A 减少了信息传输量B 提高了信息传输的速度C 减少了信息传输线的条数D 加重了 CPU 的工作量二、填空题1.系统总线是连接 CPU、主存、IO 设备之间的信息传

8、送线，按传输容不同，又可分为 地址线、数据线 和控制线，分别来传送 地址、数据 和控制信号。2.一个总线传输周期包括 申请分配阶段、寻址阶段、传数阶段 和结束阶段 四个阶段。第四章 存储器一、选择题1.一个 16K32位的存储器，其地址线和数据线的总和是_B_ A.48 B.46 C.36 2.一个 512KB位的存储器，其地址线和数据线的总和是_C _ A.17 B.19 C.27 3.某计算机字长是 16 位，他的存储容量是 64KB，按字编址，他的寻址围是 _C _ A.64k B.32KB C.32K 4.某计算机字长是 16 位，他的存储容量是1MB，按字编址，他的寻址围是 _A_

9、A.512K B.1M C.512KB 5.某计算机字长是 32 位，他的存储容量是 64KB，按字编址，他的寻址围是 _B_ A.16KB B.16K C.32K 6.某计算机字长是32 位，他的存储容量是256KB，按字编址，他的寻址围是_B_ A.128K B.64K C.64KB 7.若主存每个存储单元为16 位，则 _B_ A.其地址线为 16根B.其地址线与 16无关C.其地址线与 16有关8.交叉编址的存储器实质是一种_A_存储器，它能 _执行_独立的读/写操作。A.模块式、并行、多个名师资料总结-精品资料欢迎下载-名师精心整理-第 4 页，共 17 页 -B.模块式、串行、多个

10、C.整体式、并行、一个9.一个四体并行低位交叉存储器，每个模块的容量是64K32 位，存储周期为200ns，在下述说法中 _B_是正确的。A.在 200ns，存储器能向 CPU 提供 256 位二进制信息B.在 200ns，存储器能向 CPU 提供 128 位二进制信息C.在 50ns，存储器能向 CPU提供 32 位二进制信息10.在程序的执行过程中，Cache语主存的地址映射是由 _C_。A.操作系统来管理的B.程序员调度的C.由硬件自动完成的11.在下列因素中，与Cache的命中率无关的是 _C _ A.Cache块的大小B.Cache的容量C.主存的存取时间12.常用的虚拟存储器寻址系

11、统由A 两级存储器组成.A.主存-辅存B.cache-主存C.cache-辅存D.主存-硬盘二、填空题1.Cache、主存和辅存 组成三级存储系统，分级的目的是提高速度、扩大容量。2.欲组成一个 32K8 的存储器，分别选用1K4 位、16K1 位、2K8 位的三种不同规格的存储芯片时，各需64、16、16片3.欲组成一个 64K16 的存储器，分别选用32K8 位、16K1 位、1K4 位的三种不同规格的存储芯片时，各需4、64、256片4.用 1K1 的存储芯片组成 16K8 位的存储器共需 _128_片，若将这些芯片装在几块板上，设每块板的容量位4K8 位，则该存储器所需的地址码位数是_

12、14_,其中_2_位用于选板，_2_位用于选片，_10_位用于存储芯片的片地址。5.主存储器位 1MB 即等于 _1024_KB，又可表示为 _220_.6.主存和 Cache的地址映像方法很多，常用的有_直接映像、全相连映像、和组相连映像三种，在存储管理上常用的替换算法是先进先出 和最近很少用法。7.设有一个四体低位交叉的存储器，每个体的容量为256K64 位，存取周期为 200ns。则数据总线的宽度为64位，若总线传送周期为50ns。CPU 连续读4 个字所需要的时间是 _350ns8.在 Cache主存的地址映像中，全相连映射 灵活性最强，全相连映射 成本最高。9.在写操作时，对 Cac

13、he语主存单元同时修改的方法称为写直达法，若每次之暂时写入 Cache，直到替换时才写入主存的方法称为写回法。10.一个 n 路组相连映像的 Cache中，共有 M块数据。当 n=1时，该 Cache变为直接映像；当 n=M时，该 Cache变为全相连映像。11.一个四路组相连的Cache共有 64 块，主存共有 8192 块，每块 32 个字。则名师资料总结-精品资料欢迎下载-名师精心整理-第 5 页，共 17 页 -主存地址中的主存字块标记为9 位，组地址为 4 位，字块地址位5 位12.0101 按配奇原则写出其海明码0100101；三、问答题1.设 CPU共有 16根地址线，8 根数据

14、线，并用 MREQ 作为访存控制信号（低电平有效），用 WR 作为读写控制信号（高电平为读，低电平为写）。现有 ROM 芯片：2K*8、8K*8、32K*8，4K*8，RAM 芯片：1K*4、2K*8、8K*8、16K*8、4K*4 及各种门电路，画出 CPU的连接图。要求如下：01.存储芯片的地址分配为：最小4K地址空间为系统程序区；相邻的4K地址空间为系统程序工作区；与系统程序工作区相邻的24K为用户程序区。02.指出选用的存储芯片类型及数量。用 4K*8 位 ROM1 片，4K*4 位 RAM2 片，8K*8 位 RAM3 片03.详细画出片选逻辑。2.设某计算机采用直接映像的cache

15、，已知主存容量为 4M，cache 容量为 4096，字块长度为个字（位字）01.画出主存与 cache 的地址字段分配情况图02.cache 的初态为空，CPU 从主存中第 099号单元读出 100个字，重复读 10 次，问命中率多少？03.如果 cache 的存取时间是 50ns，主存的存取时间是500ns，根据 02 题的命中率求平均存取时间。04.计算 cache主存系统效率。答:1)2）命中率【（100*10-13）/100*10】*100%=98.7%3）平均访问时间0.987*50ns+（1-0.987）*500ns=55.85ns 4）Cache 主存系统的效率（50ns/55

16、.85ns）*100%=89.5%3 设 CPU 共有 16 根地址线，8 根数据线，并用MREQ 作为访存控制信号（低电平有效），用 WR作为读写控制信号（高电平为读，低电平为写）。现有1K*4 位RAM,4K*8位 RAM,2K*8位 ROM 芯片以及 74138译码器和各种门电路，画出 CPU 的连接图。要求如下：1：主存地址空间分配：A000HA7FFH 为系统程序区；A800HAFFFH 为用户程序区。1 片 2K*8 位 ROM，4 片 1K*4 位 RAM 2：合理选用存储芯片。说明选择几片，并写出每片存储芯片的二进制地址围 A800HABFFH；AC00HAFFFH 3：详细给

17、出存储芯片的片选逻辑。4、设某微机的寻址围为64K，接有 8 片 8K的存储芯片，存储芯片的片选信号为CS，要求：01、详细画出片选逻辑02、写出每片 RAM 的寻址围03、如果运行时发现不论往那片RAM 存放 8K数据，以 4000H为起始地址的存储芯片都有与之相同的数据，分析故障原因。04、若出现译码中的地址线A13与 CPU 断线，并搭接在地电平上的故障，后主存字块标记Cache字块标记字块地址10 7 5 名师资料总结-精品资料欢迎下载-名师精心整理-第 6 页，共 17 页 -果如何？5、设某微机的寻址围为64K，接有 8 片 8K的存储芯片，存储芯片的片选信号为CS，要求：01、详

18、细画出片选逻辑02、写出每片 RAM 的寻址围03、如果运行时发现只有以0000H为起始地址的存储芯片不能读写，分析故障原因。04、如果发现只能对14片 RAM 进行读写，试分析故障原因。第五章、输入输出系统1.主机与设备传送数据时，采用_A_，主机与设备是串行工作的。A.程序查询方式B.中断方式C.DMA 方式2.主机与 IO 设备传送数据时，采用 _C _，CPU的效率最高A.程序查询方式B.中断方式C.DMA 方式3.中断向量地址是 _C_ A.子程序的入口地址B.中断服务程序的入口地址C.中断服务程序入口地址的地址4.IO 编址方式通常可分为统一编址和不统一编址，_B_。A.统一编址就

19、是将IO 地址看作是存储器地址的一部分，可用专门的IO 指令对设备进行访问。B.不统一编址是指IO 地址和存储器地址分开，所以对IO 访问必须有专门的 IO 指令C.统一编址是指IO 地址和存储器地址是分开的，所以可用访存指令实现CPU 对设备的访问5.IO 与主机交换信息的方式中，中断方式的特点是_B_ A.CPU 与设备串行工作，传送与主程序串行工作。B.CPU 与设备并行工作，传送与主程序串行工作。C.CPU 与设备并行工作，传送与主程序并行工作。6.IO 与主机交换信息的方式中，DMA 方式的特点是 _C_ A.CPU 与设备串行工作，传送与主程序串行工作。B.CPU 与设备并行工作，

20、传送与主程序串行工作。C.CPU 与设备并行工作，传送与主程序并行工作。7.下面叙述中 _B_是正确的A.总线一定要和接口相连B.接口一定要和总线相连C.通道可以代替接口8.下面叙述中 _C_是正确的A.程序中断方式和 DMA 方式中实现数据传送都需中断请求名师资料总结-精品资料欢迎下载-名师精心整理-第 7 页，共 17 页 -B.程序中断方式中有中断请求，DMA 方式中没有中断请求C.程序中断方式和 DMA 方式都有中断请求，但目的不同。9.IO 的编址方式采用统一编址时，存储单元与IO 设备是靠 _B_来区分的。A.不同的地址线B.不同的地址码C.不同的控制线10.IO 采用统一编址时，

21、进行输入输出操作的指令是_B_ A.控制指令B.访存指令C.输入输出指令11.IO 采用不统一编址时，进行输入输出操作的指令是_C _ A.控制指令B.访存指令C.输入输出指令12.以下_B_是错误的。A.中断服务程序可以是操作系统模块B.中断向量就是中断服务程序的入口地址C.中断向量可以提高识别中断源的速度D.软件查询法和硬件法都能找到中断服务程序的入口进址.13.中断服务程序的最后一条指令是CA.转移指令B.出栈指令C.中断返回指令14.DMA 方式的接口电路中有程序中断部件，其作用是_C _ A.实现数据传送B.向 CPU提出总线使用权C.向 CPU提出传输结束15.DMA 访问主存时，

22、让 CPU 处于等待状态，等 DMA 的一批数据访问结束后，CPU再恢复工作，这种情况称为_A_ A.停止 CPU 访问主存B.周期挪用C.DMA 与 CPU 交替访问D.DMA 16.DMA 访问主存时，向CPU 发送请求，获得总线使用权后再进行访存，这种情况称为 _B_ A.停止 CPU 访问主存B.周期挪用C.DMA 与 CPU 交替访问17.以下叙述是错误的 _A_ A.一个更高级的中断请求一定可以中断另一个中断处理程序的执行B.DMA 和 CPU 必须分时使用总线C.DMA 的数据传送不需 CPU 控制D.名师资料总结-精品资料欢迎下载-名师精心整理-第 8 页，共 17 页 -1.

23、I/0与主机交换信息的方式中，程序查询方式 和程序中断方式 都通过程序实现数据传送，其中 程序查询方式 体现 CPU 与设备是串行工作的。问答：1.浮点数的表示围.2.I/O 与主机信息交换的方式有哪些?3.在 I/O 设备的中断处理过程中,一次程序中断的全过程大致分为哪几个阶段?第六章、计算机的运算方法一、选择题1.下列数中最小的数为AA.101001B B.52O C.2BH 2.下列数中最大的数为BA.10010101B B.227O C.96H 3.设寄存器位数为8 位，机器数采用补码形式（含一位符号位）。对应十进制数-27，寄存器的容为CA.27H B.9BH C.E5H 4.对真值

24、 0 表示形式唯一的机器数是BA.原码B.补码和移码C.反码D.以上都不对5.在小数定点机中，下述说确的是AA.只有补码能表示-1 B.只有原码不能表示-1 C.三种机器数都不能表示-1 名师资料总结-精品资料欢迎下载-名师精心整理-第 9 页，共 17 页 -6.某机字长 8 位，采用补码形式（含一位符号位）则机器数所能表示的围是CA.-127127 B.-128+128 C.-128+127 7.当 X反=1.1111 时，对应的真值是AA.-0 B.1615C.1618.设 X为整数，X反=1，1111，对应的真值是 CA.-15 B.-1 C.-0 9.若要表示 0999中的任意一个十

25、进制数，最少需要C位二进制数A.6 B.8 C.10 10.下列说法有误差的是DA.任何二进制整数都可用十进制表示B.任何二进制小数都可用十进制表示C.任何十进制整数都可用二进制表示D.任何十进制小数都可用二进制表示11.补码 10110110代表的是十进制负数AA.-74 B.-54 C.-68 D.-48 12.补码加减法是指 CA.操作数用补码表示，两数相加减，符号位单独处理，减法用加法代替名师资料总结-精品资料欢迎下载-名师精心整理-第 10 页，共 17 页 -B.操作数用补码表示，符号位和数值位一起参加运算，结果的符号语加减相同。C.操作数用补码表示，连同符号位直接相加减，减某数用

26、加其负数的补码代替，结果的符号在运算中形成D.操作数用补码表示，由数符决定两数的操作，符号位单独处理。13.两补码相加，采用1 位符号位，则当D时，表示结果溢出。A.最高位有进位B.最高位进位和次高位进位异或结果为0 C.最高位为 1 D.最高位进位和次高位进位异或结果为1 14.在浮点机中，判断补码规格化形式的原则是CA.尾数第一位为 1，数符任意B.尾数的符号位与第一数位相同C.尾数的符号位与第一数位不同D.阶符与数符不同。15.设机器数字长 8 位（含 2 位符号位），若机器数 DAH为补码，则算术左移一位、算术右移一位得分别AA.B4H EDH B.F4H 6DH C.B5H EDH

27、D.B4H 6DH 16.芯片 74181可完成 DA.16 种算术运算B.16 种逻辑运算C.8 种算术运算和 8 种逻辑运算D.16 种算术运算和 16 种逻辑运算17.加法器采用先行进位的目的是CA.优化加法器的结构B.节省器材C.加速传递进位信号D.增强加法器结构名师资料总结-精品资料欢迎下载-名师精心整理-第 11 页，共 17 页 -18.在原码除法中，根据A上商 1 A.余数为正B.余数为负19.浮点数的表示围和精度取决于C A.阶码的位数和尾数的机器数形式B.阶码的机器数形式和尾数的位数C.阶码的位数和尾数的位数D.阶码的机器数形式和尾数的机器数形式20.零的机器数的表示形式(

28、包括原码、补码、移码)21、设浮点数阶码 8 位（含 1 位阶符），尾数为 24 位（含 1 位数符），则 32 位二进制补码浮点规格化数对应的十进制真值围是：最大正数为2127（1-2-23），最小正数为 2-129，最大负数为 2-128（-2-1-2-23），最小负数为-2127。第七章、指令系统1.指令系统中采用不同的寻址方式的目的只要是BA.可降低指令译码难度B.缩短指令字长，扩大寻址空间，提高编程灵活性C.实现程序控制2.二进制指令中，操作数的物理地址位置可安排在BCA.两个主存单元B.两个寄存器C.一个主存单元一个寄存器D.栈顶和次栈顶3.操作数在寄存器中的寻址方式称为B寻址A.

29、直接B.寄存器直接C.寄存器间接4.寄存器间接寻址方式中，操作数在C中A.通用寄存器B.堆栈C.主存单元名师资料总结-精品资料欢迎下载-名师精心整理-第 12 页，共 17 页 -5.变址寻址方式中，操作数的有效地址是A.基址寄存器容加上形式地址（位移量）B.程序计数器容加上形式地址（位移量）C.变址寄存器容加上形式地址（位移量）6.基址寻址方式中，操作数的有效地址是A.基址寄存器容加上形式地址（位移量）B.程序计数器容加上形式地址（位移量）C.变址寄存器容加上形式地址（位移量）7.采用基址寻址可扩大寻址围，且A.基址寄存器的容由用户确定，在程序执行的过程中不可变B.基址寄存器的容由操作系统确

30、定，在程序执行的过程中不可变C.基址寄存器的容由操作系统确定，在程序执行的过程中可变8.采用基址寻址可扩大寻址围，且A.变址寄存器的容由用户确定，在程序执行的过程中不可变B.变址寄存器的容由操作系统确定，在程序执行的过程中可变C.变址寄存器的容由用户确定，在程序执行的过程中可变9.变址寻址和基址寻址的有效地址形成方式类似但是A.变址寄存器的容在执行过程中是不可变的。B.在程序执行过程中，变址寄存器、基址寄存器的容都是可变的C.在程序执行过程中，基址寄存器的容不可变，变址寄存器的容可变10.堆栈寻址方式中，设A为累加器，SP为堆栈指示器，Msp为 SP指示的栈顶单元，如果是进栈的动作顺序市（A）

31、Msp,(SP)-1SP,那么出栈的动作顺序应为 A.（Msp）A,(SP)+1SP B.(SP)+1SP,(Msp)A C.(SP)-1SP,(Msp)A 11.设相对寻址的转移指令占两个字节，第一个字节是操作码，第二个字节市相对位移量（补码表示），若 CPU每当从存储器取出一个字节时，即自动完成（PC）+1PC，设当前 PC的容为 2000，要求转移到 2008H地址，则该转移指令第二个字节的容应为BA.08H 名师资料总结-精品资料欢迎下载-名师精心整理-第 13 页，共 17 页 -B.06H C.0AH 12.直接、间接、立即三种寻址方式指令的执行速度，有快至慢的排序是CA.直接、立

32、即、间接B.直接、间接、立即C.立即、直接、间接13.下列说法中正确的是C A.加法指令的执行周期一定要访存B.加法指令的执行周期一定不访存C.指令的地址码给出存储器地址的加法指令,在执行周期一定访存D.指令的地址码给出存储器地址的加法指令,在执行周期不一定访存14以下叙述中 _B_ 是错误的。A取指令操作是控制器固有的功能，不需要在操作码控制下完成；B所有指令的取指令操作都是相同的；C在指令长度相同的情况下，所有指令的取指操作都是相同的；D一条指令包含取指、分析、执行三个阶段。第八章、CPU 的结构和功能1.CPU 是指 BA.控制器B.运算器和控制器C.运算器、控制器和主存2.控制器的全部

33、功能是CA.产生时序信号B.从主存中取出指令并完成指令操作码译码C.从主存取出指令、分析指令并产生有关的操作控制信号3.中断标志触发器用于BA.向 CPU 发送中断请求B.指示 CPU 是否进入中断周期C.开放或关闭中断系统4.允许中断触发器用于C A.向 CPU 发送中断请求名师资料总结-精品资料欢迎下载-名师精心整理-第 14 页，共 17 页 -B.指示有中断正在进行C.开放或关闭中断系统5.在中断周期中,将允许中断触发器置”0”的操作由 A完成.A.硬件B.关中断指令C.开中断指令D.软件6.程序计数器 PC属于 BA.运算器B.控制器C存储器7.运算器中不包含 D A.状态寄存器B.

34、数据总线C.ALU D.地址寄存器8.中断周期前和中断周期后分别是BC.取指周期，执行周期D.执行周期，取指周期E.间指周期，执行周期9.在 CPU的寄存器中，B对用户是完全透明的F.程序计数器G.指令寄存器C.状态寄存器10.cpu 响应中断的时间是C A.中断源提出请求B.取指周期结束C.执行周期结束D.间址周期结束名师资料总结-精品资料欢迎下载-名师精心整理-第 15 页，共 17 页 -11.响应中断请求的条件是B A.外设提出中断B.外设工作完成和系统允许时。C.外设工作完成和中断标记触发器为“1”时D.CPU提出中断12.计算机操作的最小单位时间是A A.时钟周期B.指令周期C.C

35、PU周期D.中断周期13用以指定待执行指令所在地址的是_C_。A指令寄存器；B数据计数器；C程序计数器；D累加器。第十章1.垂直型微指令的特点是 _C_。A微指令格式垂直表示；B控制信号经过编码产生；C采用微操作码；D采用微指令码。2.下列叙述中 _A_ 是错误的。A采用微程序控制器的处理器称为微处理器；B在微指令编码中，编码效率最低的是直接编码方式；C在各种微地址形成方式中，增量计数器法需要的顺序控制字段较短；DCMAR 是控制器中存储地址寄存器。3.水平型微指令的特点是 A A.一次可以完成多个操作B.微指令的操作控制字段不进行编码C.微指令的格式简短4.微指令操作控制字段的每一位代表一个

36、控制信号,这种微程序的控制(编码)方式是 B A.字段直接编码 B.直接编码 C.混合编码填空题：1、CPU中保存当前正在执行的指令的寄存器为指令寄存器IR，保存下一条指令地址名师资料总结-精品资料欢迎下载-名师精心整理-第 16 页，共 17 页 -的寄存器为程序计数器PC。问答题：（书上例题）1、1、某机的微指令格式中，共有8 个控制字段，每个字段可分别激活5、8、3、16、1、7、25、4 种控制信号。分别采用直接编码和字段直接编码方式设计微指令的操作控制字段，并说明两种方式的操作控制字段各取几位。2、某微程序控制器中，采用水平型直接控制（编码）方式的微指令格式，后续微指令地址由微指令的下地址字段给出。已知机器共有28 个微命令、6 个互斥的可判定的外部条件，控制存储器的容量为512*40 位。试设计其微指令格式，并说明理由。3、某机共有 52个微操作控制信号，构成 5 个相斥类的微命令组，各组分别包含5、8、2、15、22 个微命令。已知可判定的外部条件有两个，微指令字长28 位。（1）按水平微指令格式设计微指令，要求微指令的下地址字段直接给出后续微指令地址。（2）指出控制存储器的容量。名师资料总结-精品资料欢迎下载-名师精心整理-第 17 页，共 17 页 -