2022年一种二阶温度补偿的CMOS带隙基准电路 .pdf

《2022年一种二阶温度补偿的CMOS带隙基准电路 .pdf》由会员分享，可在线阅读，更多相关《2022年一种二阶温度补偿的CMOS带隙基准电路 .pdf（4页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、一种二阶温度补偿的CMOS 带隙基准电路一种二阶温度补偿的CMOS 带隙基准电路摘要：提出了一种可用于标准CMOS 工艺下且具有二阶温度补偿电路的带隙基准源。所采用的PTAT2 电流电路是利用了饱和区MOSFET 的电流特性产生的，具有完全可以与标准CMOS 工艺兼容的优点。针对在该工艺和电源电压下传统的启动电路难以启动的问题，引入了一个电阻，使其可以正常启动。基准核心电路中的共源共栅结构和串联BJT管有效地提高了电源抑制比，降低了温度系数。基于TSMC 0.35μCMOS 工艺运用 HSPICE 软件进行了仿真验证。仿真结果表明，在 3.3 V 供电电压下，输出基准电压为1.2254

2、V，温度系数为2.91×10-6V/，低频的电源抑制比高达96 dB，启动时间为7μs。关键词：CMOS 带隙基准源；温度系数；电源抑制比带隙基准源通常是模拟混合电路设计中重要的组成模块，主要应用于存储器、模数数模转换电路、电源管理、振荡器等电路中，为其提供高稳定性的参考电压，对系统的性能起着至关重要的作用。随着半导体技术的发展，尤其是系统集成（SoC）技术的发展，CMOS 工艺 1-2 具有高集成度和低压、低功耗的优势，使得标准 CMOS 工艺下的带隙基准源得到了广泛的应用。研究和设计高性能的CMOS 带隙基准源成为了现今集成电路设计中的一种发展趋势。本文设计 CMOS 带

3、隙基准源时引入二阶温度补偿技术。采用了折叠式的共源共栅自偏置二级运放，核心电路运用双层PMOS 管叠加结构，增大电路的PSRR。通过 PNP 管的串联，降低了失调名师资料总结-精品资料欢迎下载-名师精心整理-第 1 页，共 4 页 -电压对 CMOS 带隙基准源输出参考电压的影响。最后通过产生与温度成平方关系的 PTAT2 电流，在一阶温度补偿的基础上对基准源进行二阶温度补偿，最终降低了CMOS 带隙基准源的温度系数。图1 为带二阶温度补偿的 CMOS 带隙基准电压源的整体电路图。1 带隙基准电路设计1.1二级运放与 CMOS 带隙基准核心电路，整个二级运放3 由 M5M20和R1R3、C1

4、构成。它在电路中用来钳制核心电路中两点的电位，从而产生对基准的一阶温度补偿。运放的第一级由M5M18和 R1、R2 组成，M5、M6 管作为运放的差分输入端，除了能够有效地抑制温漂，还能获得优良的噪声。电阻 R1、R2 可为运放的共源共栅管M11M18提供偏置电压，同时折叠式共源共栅结构可有效地增大运放的增益。运放第二级由M19 和 M20 组成。这种采用 PMOS 管输入电流源负载的共源输出级方式可以增大运放的输出电压摆幅。在两级之间串联了电容C1 和电阻 R3，对运放所产生的主次极点和零点进行偏移，使系统更加稳定。CMOS 带隙基准的核心电路是由图1 中 Q1Q5、M21M30、R5、R6

5、组成的，本文在传统Kuijk结构 4 单排 PMOS 管的基础上，新增加的M25M28、M30 的结构 5 可以有效地增大电路的PSRR。使用串联的PNP 管结构 2 减小了由运放失配引起的失调电压VOS 对输出带隙基准电压的影响。根据放大器的虚短虚断2 原理，传统 Kuijk结构经过一阶温度补偿后输出基准电压为4：1.2带偏置电路的启动电路图 1 中的M1M4和 R4 构成了偏置电路 2，为 M5 提供偏置电压。在偏置电路中，M3 的漏极存在一个“简并”偏置点的问题，为了解决这个名师资料总结-精品资料欢迎下载-名师精心整理-第 2 页，共 4 页 -问题，引入了启动电

6、路。启动电路由M41、M42、M43、C2、R7 构成，启动电路中 M42 与 M43 组成了一个反相器，由于电源电压过高，因此引入了一个电阻R7，有效地降低了M42 的源极点的电位，从而保证了反相器能够正常工作。当电源刚上电时，对C2 进行短暂的充电，反相器的输入信号为零时，则反相器输出为高电平，此时M41 会导通并产生电流，整个电路导通；当整个电路启动完成后，反相器的输出为零，M41 处于截止区，启动电路处于关断状态，不再作用于其他电路，启动过程结束。1.3IPTAT2产 生 电 路在图 1 中，所 设 计 的 IPTAT2 产 生 电 路 7 是 由M31M40组成的，M31 为其提供

7、IPTAT，M32 和 M33 通过设定管子的宽长比来为IPTAT2 产生电路提供成比例的偏置电流，M32M38和M40 产生 IPTAT2 电路。工作于饱和区的MOSFET 管的饱和电流可表示为2：其中，μ为截流子的有效迁移率，Cox 为单位面积栅氧化层电容，W 为沟通宽度，L 为沟道长度，VGS 为棚极电压，VTH 为阈值电压。根据式（5）和基尔霍夫电流定律，经过计算导出M38 可以产生一个与温度成平方关系的IPTAT2，M38 通过电流镜传送一定比例的电流至M39，可以通过调节管M32、M33、M38、M39 的宽长比来调节IPTAT2 电流的大小，再将 M39 的电流接至 CMO

8、S 带隙基准电压源输出端，使得 IPTAT与 IPTAT2 相加进行补偿，最终将温度系数尽可能地降至最低，达到二阶温度补偿的效果。2 电路 HSPICE 仿真本文设计的 CMOS 带隙基准源电路采用 TSMC 0.35μCMOS 工艺，在 3.3 V 供电电压下，用 HSPICE对本文提出的CMOS 带隙基准电路进行仿真。图2 所示为运放的仿真曲线。当共模电压为2 V、温度为 25 时，电路的直流开环增益为121 dB，名师资料总结-精品资料欢迎下载-名师精心整理-第 3 页，共 4 页 -单位增益带宽为18.4 MHz，相位裕度为 60°。图 3 所示为当在电源端加一阶跃信号时

9、电路的启动时间曲线，曲线表明，当电源从在 0μs的 0 V 变为 10μs的 3.3 V 时，电路的启动时间为7μs。图 4所示为电路的电源抑制比曲线，结果显示，温度为25 时，在 3.3 V 的电源电压下，此电路的 PSRR为 96 dB。图 5 为一阶和二阶温度补偿曲线，结果显示，在 3.3 V 的电源电压下，温度从-20 120 扫描，可计算出经过一阶温度补偿后的温度系数为10.92×10-6V/，经过二阶温度补偿后的温度系数为2.91×10-6V/。显然，经过二阶温度补偿后的温度系数有了大幅度的降低，提高了基准的稳定性。本文设计了一种产生PTAT2 电流的二阶温度补偿CMOS 带隙基准源电路，克服了传统二阶温度补偿不能与标准CMOS 工艺兼容的问题。HSPICE仿真结果表明，在3.3 V 电源电压下，电路具有较低的温度系数和较高的电源抑制比，作为基准源电路可应用于系统集成芯片（SoC）中。名师资料总结-精品资料欢迎下载-名师精心整理-第 4 页，共 4 页 -