2022年电子技术基础数字部分第五版康光华主编习题答案 .pdf

《2022年电子技术基础数字部分第五版康光华主编习题答案 .pdf》由会员分享，可在线阅读，更多相关《2022年电子技术基础数字部分第五版康光华主编习题答案 .pdf（9页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、第六章作业答案6.1。2 已知状态表如表题6。1.2 所示，输入为X1X0，试作出相应的状态图。现态Sn次态/输出（Sn+1/Z）X1X0=00 X1X0=01 X1X0=10 X1X0=11 S0S0/0 S1/0 S3/0 S2/1 S1S1/0 S2/1 S3/1 S0/0 S2S2/0 S1/0 S3/0 S3/0 S3S3/0 S2/1 S2/0 S2/0 解：根据状态表作出对应的状态图如下：S0S0S0S001/011/001/101/011/0 10/011/0 10/001/110/011/1 10/100/000/000/000/06.1。3 已知状态图如题图6。1.3 所示

2、,试列出其状态表.1000/001/101/110/111/100/010/0解:其状态表如下表：现态次态/输出X1X0=00 X1X0=01 X1X0=10 X1X0=11 0 0/0 1/1 0/0 1/0 1 0/0 1/1 1/1 1/1 6.1。8 已知状态表如表题6.1.8 所示,若电路的初始状态为Q1Q0=00，输入信号A 的波形如图题 6.1。8 所示，输出信号为Z，试画出 Q1Q0的波形（设触发器对下降沿敏感）。名师资料总结-精品资料欢迎下载-名师精心整理-第 1 页，共 9 页 -10nnQ Q/1110nnQQZA=0 A=1 00 01/1 11/1 01 10/0 1

3、0/0 10 10/0 11/0 11 01/1 00/1 解:根据已知的状态表及输入信号A=011001，该电路将从初始状态Q1Q0=00 开始,按照下图所示的顺序改变状态：Q1Q0A/Z000110110110110/11/01/00/10/01/0Q1Q0的波形图如下：CPAQ0Q16.2.1 试分析图题6。2.1(a)所示时序电路，画出其状态表和状态图。设电路的初始状态为0，试画出在图题6。2。1（b）所示波形的作用下，Q 和 Z 的波形图。名师资料总结-精品资料欢迎下载-名师精心整理-第 2 页，共 9 页 -Q1DC1Q=1&CPAZ解：由电路图可写出该电路的状态方程和输出方程分别

4、为：1nnQAQZAQ状态表如下所示：nQ/1nQZA=0 A=1 0 0/1 1/0 1 1/1 0/1 状态图如下所示：011/01/10/10/1QA/ZQ 和 Z 的波形如下所示：CPAQZ6.2.4 分析图题 6.2。4 所示电路,写出它的激励方程组、状态方程组和输出方程，画出状态表和状态图.名师资料总结-精品资料欢迎下载-名师精心整理-第 3 页，共 9 页 -Q0A1J1KC1Q0CP1J1KC11&Q1Q1ZFF0FF1解：电路的激励方程组为：10101011JQKAQJQK状态方程组为：()111011011000nnnnnnnnnnQQ QQQ QAQ QQQA输出方程为：

5、10ZAQ Q根据状态方程组和输出方程可列出状态表如下：10nnQ Q/1110nnQQZA=0 A=1 00 01/0 01/0 01 10/0 11/0 10 00/0 00/0 11 00/0 00/1 状态图如下：Q1Q0A/Z00010/011101/00/00/01/01/00/01/1名师资料总结-精品资料欢迎下载-名师精心整理-第 4 页，共 9 页 -6。3.2 某同步时序电路的状态图如图题6。3。2 所示，试写出用D 触发器设计时的最简激励方程组。011001101100110010解：由状态图可知，要实现该时序电路需要用3个 D 触发器。（1）根据状态图列出状态转换真值表

6、如下：210nnnQ Q Q12nQ(D2）11nQ（D1）10nQ（D0）0 0 1 0 1 1 0 1 0 1 1 0 0 1 1 0 1 0 1 0 0 1 0 1 1 0 1 0 0 1 1 1 0 1 0 0（2）画出各激励信号的卡诺图，在状态转换真值表中未包含的状态为不可能出现的，可作无关项处理。Q1Q0Q2D20010110110010011Q1Q0Q2D10010110110001101Q1Q0Q2D00010110110111000(3）由卡诺图得到各激励信号的最简方程如下：022110nnnDQDQDQ6。3。5 试用下降沿触发的JK 触发器和最少的门电路实现图6.3。5

7、所示的 Z1和 Z2输出波形.Z1Z2OOtt名师资料总结-精品资料欢迎下载-名师精心整理-第 5 页，共 9 页 -解：从 Z1和 Z2输出波形可以看出，对于每一个Z1或 Z2周期，均可等分为4 段时间间隔相等的状态,即 Z2 Z1=00、Z2 Z1=01、Z2 Z1=11 和 Z2 Z1=01，因此要设计的时序电路可以有4 个状态，分别用00、01、10、11 来表示。用2 个下降沿触发的JK 触发器来实现。（1）列出状态转换真值表，并根据JK 触发器的激励表推出相应的激励信号如下表所示：10nnQ Q!110nnQQZ2 Z1J1 K1J0K00 0 0 1 0 0 0 1 0 1 1

8、0 0 1 1 1 1 0 1 1 1 1 0 1 1 1 0 0 0 1 1 1（2)由状态转换真值表化简得到最简的激励方程组：110001nJKQJK输出方程组：102110ZQ QZQQ(3）根据激励方程组和输出方程组画出逻辑电路图：CPQ011J1KC1Q01Q11J1KC1Q1Z1&1Z26。4.1 一时序电路如图6.4。1 所示，试画出在CP 作用下 Q0、Q1、Q2和 Z 的波形，设各触发器的初态为0.Q01J1KC1Q0Q11J1KC1Q1Q21J1KC1Q2=111CPZ解：（1）列出各逻辑方程组时钟方程组:01212CPCPCPQCPQ根据时钟方程组,当 Q2=0 时,对于

9、每个CP上升沿，cp0=cp1=1；当 Q2=1 时，对于每个CP下降沿，cp0=cp1=1；当 Q1出现下降沿时，cp2=1。名师资料总结-精品资料欢迎下载-名师精心整理-第 6 页，共 9 页 -激励方程组：J2=Q2 K2=1J1=Q0 K1=1J0=Q1 K0=1输出方程：Z=Q1状态方程组:()()()12222222211111111011001000000nnnnnnnnnnnnnnQJ QK QcpQ cpQJ QK QcpQ Q cpQJ QK QcpQ Q cp（2)根据上述方程组，画出波形图如下：CPZQ0Q1Q2这里需要特别注意的是，因为20122CPCPCPQQ CP

10、Q CP，即当2Q=0 时，在 CP的上升沿 CP0和 CP1有效;即当2Q=1 时，在 CP 的下降沿 CP0和 CP1有效；而12CPQ，即在 Q1由 1 变到 0 时，CP2有效。6。5.2 用 2 片 74HC194构成 8 位双向移位寄存器.名师资料总结-精品资料欢迎下载-名师精心整理-第 7 页，共 9 页 -6。5.9 试用上升沿触发的D 触发器和门电路设计一个同步三进制减计数器。解：三进制计数器需要2 个触发器。(1）列出状态表和激励表如下:计数脉冲 CP 的顺序现态10nnQ Q次态!110nnQQ激励信号D1 D00 0 0 1 1 1 1 1 1 1 1 0 1 0 2

11、1 0 0 0 0 0 0 1(2）由状态表和激励表得到激励方程组如下：11010nnnDQQDQ(3)画出逻辑图如下:Q11DC1Q1Q01DC1Q01CP（4）检查自启动能力：将电路的无效状态01 代入状态方程组,其次态为 11，是电路的有效状态，因此,电路能够自启动。6.5.11 试分析图题6.5.11 所示电路，画出其状态图,说明是几进制计数器.S1S0DI0DI1DI2DI3DSRC1Q0Q1Q2Q3CRS1S0DI0DI1DI2DI3DSRC1Q0Q1Q2Q3CR74HC194(0)DSL74HC194(1)DSLD0D1D2D3D4D5D6D7Y0Y1Y2Y3Y4Y5Y6Y7DS

12、RDSLS0S1CPCR名师资料总结-精品资料欢迎下载-名师精心整理-第 8 页，共 9 页 -CP CET CEP CR PE TC D0D1D2D3Q0Q1Q2Q3&CP 74HCT161 1 1 1 解：该电路是由74HCT161 用“反馈清零法 构成的计数器.设电路的初态为0000，在第十个脉冲作用后，Q3Q2Q1Q0=1010，这时 Q3、Q1信号经与非门使74HCT161 的异步清零端由1变为 0，使整个计数器的状态回到0000,完成一个计数周期.此后，CR 恢复为 1,计数器又回到正常的计数状态.其中 1010 状态仅在极短的时间内出现，电路的基本状态只有十个00001001 状

13、态，状态图如下：00001010100110000111011001010100001100100001该电路为十进制计数器。6。5。15 试用 74HCT161 设计一个计数器，其计数状态为自然二进制数10011111。解:要设计的计数器计数状态为自然二进制数10011111,即在计数过程中要跳过00001000 九个状态而保留10011111 七个状态。可用“反馈置数法”实现：令74HCT161的 D3D2D1D0=1001，并将进位信号TC 经反相后接到并行置数使能端PE上.当 Q3Q2Q1Q0=1111时，TC=1 使 PE=0 有效，这样，在下一个计数脉冲到达时,将 1001 置入计数器，从而实现10011111七个计数状态。逻辑电路图如下：CP CET CEP CR PE TC D0D1D2D3Q0Q1Q2Q31 CP 74HCT161 0 0 1 1 1 1 1 名师资料总结-精品资料欢迎下载-名师精心整理-第 9 页，共 9 页 -