2022年电源完整性设计 .pdf

《2022年电源完整性设计 .pdf》由会员分享，可在线阅读，更多相关《2022年电源完整性设计 .pdf（10页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、电源完整性设计1.为什么要重视电源噪声问题芯片内部有成千上万个晶体管，这些晶体管组成内部的门电路、组合逻辑、寄存器、计数器、延迟线、状态机、以及其他逻辑功能。随着芯片的集成度越来越高，内部晶体管数量越来越大。芯片的外部引脚数量有限，为每一个晶体管提供单独的供电引脚是不现实的。芯片的外部电源引脚提供给内部晶体管一个公共的供电节点，因此内部晶体管状态的转换必然引起电源噪声在芯片内部的传递。对内部各个晶体管的操作通常由内核时钟或片内外设时钟同步，但是由于内部延时的差别，各个晶体管的状态转换不可能是严格同步的，当某些晶体管已经完成了状态转换，另一些晶体管可能仍处于转换过程中。芯片内部处于高电平的门电路

2、会把电源噪声传递到其他门电路的输入部分。如果接受电源噪声的门电路此时处于电平转换的不定态区域，那么电源噪声可能会被放大，并在门电路的输出端产生矩形脉冲干扰，进而引起电路的逻辑错误。芯片外部电源引脚处的噪声通过内部门电路的传播，还可能会触发内部寄存器产生状态转换。除了对芯片本身工作状态产生影响外，电源噪声还会对其他部分产生影响。比如电源噪声会影响晶振、PLL、DLL的抖动特性，AD转换电路的转换精度等。解释这些问题需要非常长的篇幅，本文不做进一步介绍，我会在后续文章中详细讲解。由于最终产品工作温度的变化以及生产过程中产生的不一致性，如果是由于电源系统产生的问题，电路将非常难调试，因此最好在电路设

3、计之初就遵循某种成熟的设计规则，使电源系统更加稳健。2.电源系统噪声余量分析绝大多数芯片都会给出一个正常工作的电压范围，这个值通常是 5%。例如：对于3.3V 电压，为满足芯片正常工作，供电电压在3.13V 到 3.47V 之间，或 3.3V165mV。对于 1.2V 电压，为满足芯片正常工作，供电电压在1.14V 到 1.26V 之间，或 1.2V60mV。这些限制可以在芯片datasheet中的 recommended operating conditions部分查到。这些限制要考虑两个部分，第一是稳压芯片的直流输出误差，第二是电源噪声的峰值幅名师资料总结-精品资料欢迎下载-名师精心整理-

4、第 1 页，共 10 页 -度。老式的稳压芯片的输出电压精度通常是2.5%，因此电源噪声的峰值幅度不应超过2.5%。当然随着芯片工艺的提高，现代的稳压芯片直流精度更高，可能会达到1%以下，TI 公司的开关电源芯片TPS54310精度可达 1%，线性稳压源AMS1117可达0.2%。但是要记住，达到这样的精度是有条件的，包括负载情况，工作温度等限制。因此可靠的设计还是以 2.5%这个值更把握些。如果你能确保所用的芯片安装到电路板上后能达到更高的稳压精度，那么你可以为你的这款设计单独进行噪声余量计算。本文着重电源部分设计的原理说明，电源噪声余量将使用2.5%这个值。电源噪声余量计算非常简单，方法如

5、下：比如芯片正常工作电压范围为3.13V 到 3.47V 之间，稳压芯片标称输出3.3V。安装到电路板上后，稳压芯片输出3.36V。那么容许电压变化范围为3.47-3.36=0.11V=110mV。稳压芯片输出精度 1%，即 3.363*1%=33.6 mV。电源噪声余量为 110-33.6=76.4 mV。计算很简单，但是要注意四个问题：第一，稳压芯片输出电压能精确的定在3.3V 么？外围器件如电阻电容电感的参数也不是精确的，这对稳压芯片的输出电压有影响，所以这里用了3.36V 这个值。在安装到电路板上之前，你不可能预测到准确的输出电压值。第二，工作环境是否符合稳压芯片手册上的推荐环境？器件

6、老化后参数还会和芯片手册上的一致么？第三，负载情况怎样？这对稳压芯片的输出电压也有影响。第四，电源噪声最终会影响到信号质量。而信号上的噪声来源不仅仅是电源噪声，反射串扰等信号完整性问题也会在信号上叠加噪声，不能把所有噪声余量都分配给电源系统。所以，在设计电源噪声余量的时候要留有余地。另一个重要问题是：不同电压等级，对电源噪声余量要求不一样，按2.5%计算的话，1.2V 电压等级的噪声余量只有30mV。这是一个很苛刻的限制，设计的时候要谨慎些。模拟电路对电源的要求更高。电源噪声影响时钟系统，可能会引起时序匹配问题。因此必须重视电源噪声问题。名师资料总结-精品资料欢迎下载-名师精心整理-第 2 页

7、，共 10 页 -3.电源系统的噪声来源有三个方面：第一，稳压电源芯片本身的输出并不是恒定的，会有一定的波纹。这是由稳压芯片自身决定的，一旦选好了稳压电源芯片，对这部分噪声我们只能接受，无法控制。第二，稳压电源无法实时响应负载对于电流需求的快速变化。稳压电源芯片通过感知其输出电压的变化，调整其输出电流，从而把输出电压调整回额定输出值。多数常用的稳压源调整电压的时间在毫秒到微秒量级。因此，对于负载电流变化频率在直流到几百KHz之间时，稳压源可以很好的做出调整，保持输出电压的稳定。当负载瞬态电流变化频率超出这一范围时，稳压源的电压输出会出现跌落，从而产生电源噪声。现在，微处理器的内核及外设的时钟频

8、率已经超过了600 兆赫兹，内部晶体管电平转换时间下降到800 皮秒以下。这要求电源分配系统必须在直流到1GHz范围内都能快速响应负载电流的变化，但现有稳压电源芯片不可能满足这一苛刻要求。我们只能用其他方法补偿稳压源这一不足，这涉及到后面要讲的电源去耦。第三，负载瞬态电流在电源路径阻抗和地路径阻抗上产生的压降。PCB板上任何电气路径不可避免的会存在阻抗，不论是完整的电源平面还是电源引线。对于多层板，通常提供一个完整的电源平面和地平面，稳压电源输出首先接入电源平面，供电电流流经电源平面，到达负载电源引脚。地路径和电源路径类似，只不过电流路径变成了地平面。完整平面的阻抗很低，但确实存在。如果不使用

9、平面而使用引线，那么路径上的阻抗会更高。另外，引脚及焊盘本身也会有寄生电感存在，瞬态电流流经此路径必然产生压降，因此负载芯片电源引脚处的电压会随着瞬态电流的变化而波动，这就是阻抗产生的电源噪声。在电源路径表现为负载芯片电源引脚处的电压轨道塌陷，在地路径表现为负载芯片地引脚处的电位和参考地电位不同（注意，这和地弹不同，地弹是指芯片内部参考地电位相对于板级参考地电位的跳变）。4.电容退耦的两种解释采用电容退耦是解决电源噪声问题的主要方法。这种方法对提高瞬态电流的响应速度，降低电源分配系统的阻抗都非常有效。对于电容退耦，很多资料中都有涉及，但是阐述的角度不同。有些是从局部电荷存储（即储能）的角度来说

10、明，有些是从电源分配系统的阻抗的角度来说明，还有些资料的说明更为混乱，一会提储能，一会提阻抗，因此很多人在看资料的时候感到有些迷惑。其实，这两种名师资料总结-精品资料欢迎下载-名师精心整理-第 3 页，共 10 页 -提法，本质上是相同的，只不过看待问题的视角不同而已。为了让大家有个清楚的认识，本文分别介绍一下这两种解释。4.1 从储能的角度来说明电容退耦原理。在制作电路板时，通常会在负载芯片周围放置很多电容，这些电容就起到电源退耦作用。其原理可用图1 说明。当负载电流不变时，其电流由稳压电源部分提供，即图中的I0，方向如图所示。此时电容两端电压与负载两端电压一致，电流Ic 为 0，电容两端存

11、储相当数量的电荷，其电荷数量和电容量有关。当负载瞬态电流发生变化时，由于负载芯片内部晶体管电平转换速度极快，必须在极短的时间内为负载芯片提供足够的电流。但是稳压电源无法很快响应负载电流的变化，因此，电流I0 不会马上满足负载瞬态电流要求，因此负载芯片电压会降低。但是由于电容电压与负载电压相同，因此电容两端存在电压变化。对于电容来说电压变化必然产生电流，此时电容对负载放电，电流Ic 不再为 0，为负载芯片提供电流。根据电容等式：（公式 1）只要电容量C足够大，只需很小的电压变化，电容就可以提供足够大的电流，满足负载瞬态电流的要求。这样就保证了负载芯片电压的变化在容许的范围内。这里，相当于电容预先

12、存储了一部分电能，在负载需要的时候释放出来，即电容是储能元件。储能电容的存在使负载消耗的能量得到快速补充，因此保证了负载两端电压不至于有太大变化，此时电容担负的是局部电源的角色。名师资料总结-精品资料欢迎下载-名师精心整理-第 4 页，共 10 页 -从储能的角度来理解电源退耦，非常直观易懂，但是对电路设计帮助不大。从阻抗的角度理解电容退耦，能让我们设计电路时有章可循。实际上，在决定电源分配系统的去耦电容量的时候，用的就是阻抗的概念。4.2 从阻抗的角度来理解退耦原理。将图 1 中的负载芯片拿掉，如图2 所示。从 AB两点向左看过去，稳压电源以及电容退耦系统一起，可以看成一个复合的电源系统。这

13、个电源系统的特点是：不论AB两点间负载瞬态电流如何变化，都能保证AB两点间的电压保持稳定，即AB两点间电压变化很小。我们可以用一个等效电源模型表示上面这个复合的电源系统，如图3 对于这个电路可写出如下等式：（公式 2）我们的最终设计目标是，不论 AB两点间负载瞬态电流如何变化，都要保持 AB两点间电压变化范围很小，根据公式2，这个要求等效于电源系统的阻抗Z 要足够低。在图2 中，我们是通过去耦电容来达到这一要求的，因此从等效的角度出发，可以说去耦电容降低了电源系统的阻抗。另一方面，从电路原理的角度来说，可得到同样结论。电容对于交流信号呈现低阻抗特性，因此加入电容，实际上也确实降低了电源系统的交

14、流阻抗。名师资料总结-精品资料欢迎下载-名师精心整理-第 5 页，共 10 页 -从阻抗的角度理解电容退耦，可以给我们设计电源分配系统带来极大的方便。实际上，电源分配系统设计的最根本的原则就是使阻抗最小。最有效的设计方法就是在这个原则指导下产生的。5.实际电容的特性正确使用电容进行电源退耦，必须了解实际电容的频率特性。理想电容器在实际中是不存在的，这就是为什么经常听到“电容不仅仅是电容”的原因。实际的电容器总会存在一些寄生参数，这些寄生参数在低频时表现不明显，但是高频情况下，其重要性可能会超过容值本身。图4 是实际电容器的SPICE模型，图中，ESR代表等效串联电阻，ESL代表等效串联电感或寄

15、生电感，C为理想电容。电容模型等效串联电感（寄生电感）无法消除，只要存在引线，就会有寄生电感。这从磁场能量变化的角度可以很容易理解，电流发生变化时，磁场能量发生变化，但是不可能发生能量跃变，表现出电感特性。寄生电感会延缓电容电流的变化，电感越大，电容充放电阻抗就越大，反应时间就越长。等效串联电阻也不可消除的，很简单，因为制作电容的材料不是超导体。讨论实际电容特性之前，首先介绍谐振的概念。对于图4 的电容模型，其复阻抗为：（公式 3）当频率很低时，远小于，整个电容器表现为电容性，当频率很高时，大于，电容器此时表现为电感性，因此“高频时电容不再是电容”，而呈现为电感。当时，此时容性阻抗矢量与感性阻

16、抗之差为 0，电容的总阻抗最小，表现为纯电阻特性。该频率点就是电容的自谐振频率。自名师资料总结-精品资料欢迎下载-名师精心整理-第 6 页，共 10 页 -谐振频率点是区分电容是容性还是感性的分界点，高于谐振频率时，“电容不再是电容”，因此退耦作用将下降。因此，实际电容器都有一定的工作频率范围，只有在其工作频率范围内，电容才具有很好的退耦作用，使用电容进行电源退耦时要特别关注这一点。寄生电感（等效串联电感）是电容器在高于自谐振频率点之后退耦功能被消弱的根本原因。图 5 显示了一个实际的 0805 封装 0.1uF 陶瓷电容，其阻抗随频率变化的曲线。电容阻抗特性电容的自谐振频率值和它的电容值及等

17、效串联电感值有关，使用时可查看器件手册，了解该项参数，确定电容的有效频率范围。下面列出了AVX生产的陶瓷电容不同封装的各项参数值。封装 ESL（nH）ESR（欧姆）0402 0.4 0.06 0603 0.5 0.098 0805 0.6 0.079 1206 1 0.12 1210 0.9 0.12 1812 1.4 0.203 2220 1.6 0.285 电容的等效串联电感和生产工艺和封装尺寸有关，同一个厂家的同种封装尺寸的电容，其等效串联电感基本相同。通常小封装的电容等效串联电感更低，宽体封装的电容比窄体封装的电容有更低的等效串联电感。既然电容可以看成RLC串联电路，因此也会存在品质因

18、数，即 Q值，这也是在使用电容时的一个重要参数。名师资料总结-精品资料欢迎下载-名师精心整理-第 7 页，共 10 页 -电路在谐振时容抗等于感抗，所以电容和电感上两端的电压有效值必然相等，电容上的电压有效值UC=I*1/C=U/CR=QU，品质因数Q=1/CR，这里 I 是电路的总电流。电感上的电压有效值UL=LI=L*U/R=QU，品质因数 Q=L/R。因为：UC=UL 所以 Q=1/CR=L/R。电容上的电压与外加信号电压U之比 UC/U=（I*1/C）/RI=1/CR=Q。电感上的电压与外加信号电压U之比 UL/U=LI/RI=L/R=Q。从上面分析可见，电路的品质因数越高，电感或电容

19、上的电压比外加电压越高。Q值的影响Q值影响电路的频率选择性。当电路处于谐振频率时，有最大的电流，偏离谐振频率时总电流减小。我们用 I/I0表示通过电容的电流与谐振电流的比值，即相对变化率。表示频率偏离谐振频率程度。图6 显示了 I/I0与关系曲线。这里有三条曲线，对应三个不同的 Q值，其中有 Q1Q2Q3。从图中可看出当外加信号频率 偏离电路的谐振频率0 时，I/I0均小于 1。Q值越高在一定的频偏下电流下降得越快，其谐振曲线越尖锐。也就是说电路的选择性是由电路的品质因素Q所决定的，Q值越高选择性越好。在电路板上会放置一些大的电容，通常是坦电容或电解电容。这类电容有很低的ESL，但是 ESR很

20、高，因此Q值很低，具有很宽的有效频率范围，非常适合板级电源滤波。6.电容的安装谐振频率上一节介绍的是电容自身的参数，当电容安装到电路板上后，还会引入额外的寄生参数，从而引起谐振频率的偏移。充分理解电容的自谐振频率和安装谐振频率非常重要，在计算系统参数时，实际使用的是安装谐振频率，而不是自谐振频率，因为我们关注的是电容安装到电路板上之后的表现。电容在电路板上的安装通常包括一小段从焊盘拉出的引出线，两个或更多的过孔。我们知道，不论引线还是过孔都存在寄生电感。寄生电感是我们主要关注的重要参数，因为它对名师资料总结-精品资料欢迎下载-名师精心整理-第 8 页，共 10 页 -电容的特性影响最大。电容安

21、装后，可以对其周围一小片区域有效去耦，这涉及到去耦半径问题，本文后面还要详细讲述。现在我们考察这样一种情况，电容要对距离它2 厘米处的一点去耦，这时寄生电感包括哪几部分。首先，电容自身存在寄生电感。从电容到达需要去耦区域的路径上包括焊盘、一小段引出线、过孔、2 厘米长的电源及地平面，这几个部分都存在寄生电感。相比较而言，过孔的寄生电感较大。可以用公式近似计算一个过孔的寄生电感有多大。公式为其中：L 是过孔的寄生电感，单位是nH。h 为过孔的长度，和板厚有关，单位是英寸。d为过孔的直径，单位是英寸。下面就计算一个常见的过孔的寄生电感，看看有多大，以便有一个感性认识。设过孔的长度为63mil（对应

22、电路板的厚度1.6 毫米，这一厚度的电路板很常见），过孔直径8mil，根据上面公式得：这一寄生电感比很多小封装电容自身的寄生电感要大，必须考虑它的影响。过孔的直径越大，寄生电感越小。过孔长度越长，电感越大。下面我们就以一个0805 封装 0.01uF 电容为例，计算安装前后谐振频率的变化。参数如下：容值：C=0.01uF。电容自身等效串联电感：ESL=0.6 nH。安装后增加的寄生电感：Lmount=1.5nH。电容的自谐振频率：安装后的总寄生电感：0.6+1.5=2.1nH。注意，实际上安装一个电容至少要两个过孔，寄生电感是串联的，如果只用两个过孔，则过孔引入的寄生电感就有3nH。但是在电容的每一端都并联几个过孔，可以有效减小总的寄生电感量，这和安装方法有关。安装后的谐振频率为：名师资料总结-精品资料欢迎下载-名师精心整理-第 9 页，共 10 页 -可见，安装后电容的谐振频率发生了很大的偏移，使得小电容的高频去耦特性被消弱。在进行电路参数设计时，应以这个安装后的谐振频率计算，因为这才是电容在电路板上的实际表现。安装电感对电容的去耦特性产生很大影响，应尽量减小。实际上，如何最大程度的减小安装后的寄生电感，是一个非常重要的问题，本文后面还要专门讨论。名师资料总结-精品资料欢迎下载-名师精心整理-第 10 页，共 10 页 -