2022年2022年计算机组成原理复习题 2.pdf

《2022年2022年计算机组成原理复习题 2.pdf》由会员分享，可在线阅读，更多相关《2022年2022年计算机组成原理复习题 2.pdf（6页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、1.请说明指令周期、机器周期、时钟周期之间的关系。2.请说明 SRAM 的组成结构，与SRAM 相比，DRAM 在电路组成上有什么不同之处？3.请说明程序查询方式与中断方式各自的特点。4.简要描述外设进行DMA 操作的过程及DMA 方式的主要优点。5.什么是闪速存储器？它有那些特点？6.集中式仲裁有几种方式？画出计数器定时查询方式的逻辑结构图，说明其工作原理。有三种方式：链式查询方式，计数器定时查询方式，独立请求方式。计数器定时查询方式逻辑结构图如下：图 B 6.6 7.在寄存器寄存器型，寄存器存储器型和存储器存储器型三类指令中，哪类指令的执行时间最长？哪类指令的执行时间最短？为什么？寄存器-

2、寄存器型执行速度最快,存储器-存储器型执行速度最慢。因为前者操作数在寄存器中，后者操作数在存储器中，而访问一次存储器所需的时间一般比访问一次寄存器所需时间长。8.用 16k 8 位的 SRAM芯片构成64K 16 位的存储器，要求画出该存储器的组成逻辑框图。存储器容量为64K16 位，其地址线为16 位（A15A0），数据线也是16 位（D15D0）SRAM 芯片容量为16K8 位，其地址线为14 位，数据线为 8 位，因此组成存储器时须字位同时扩展。字扩展采用2：4 译码器，以16K 为一个模块，共4 个模块。位扩展采用两片串接。名师资料总结-精品资料欢迎下载-名师精心整理-第 1 页，共

3、6 页 -图 C1.19.提高存储器速度可采用哪些措施，请说出至少五种措施。措施有：采用高速器件，采用cache（高速缓冲存储器），采用多体交叉存储器，采用用双端口存储器，采用相联存储器，加长存储器的字长。10.若机器字长36 位，采用三地址格式访存指令，共完成54 种操作，操作数可在1K 地址范围内寻找，画出该机器的指令格式。操作码需用6 位，操作数地址码需用10 位。格式如下 6 10 10 10 OP D1 D2 D3OP:操作码 6 位D1：第一操作数地址，10 位D2：第二操作数地址，10 位D3：第三操作数地址，10 位11.举例说明存储器堆栈的原理及入栈、出栈的过程。所谓存储器堆

4、栈，是把住存储器的一部分用作堆栈区入栈操作可描述为（A）MSP,(SP-1)SP 出栈操作可描述为（SP+1）SP,(MSP)A 名师资料总结-精品资料欢迎下载-名师精心整理-第 2 页，共 6 页 -12.现有一 64K2 位的存储器芯片，欲设计具有同样存储容量的芯片，应如何安排地址线和数据线引脚的数目，使两者之和最小。并说明有几种解答。1.设地址线x 根，数据线y 根，则 2xy=64K 2 若 y=1 x=17 y=2 x=16 y=4 x=15 y=8 x=14 因此，当数据线为1 或 2 时，引脚之和为18 共有 2 种解答13.已知某 8 位机的主存采用半导体存储器，地址码为18

5、位，采用 4K4 位的 SRAM 芯片组成该机所允许的最大主存空间，并选用模块条形式，问：1.若每个模块条为32K8 位，共需几个模块条？2.每个模块条内有多少片RAM 芯片?3.主存共需多少RAM 芯片？CPU 需使用几根地址线来选择各模块？使用何种译码器？(218 8）/（32k 8）=8，故需 8 个模块(32k 8）/（4k 4）=16，故需 16 片芯片共需 8 16=128 片芯片为了选择各模块，需使用3:8 译码器即 3 根地址线选择模条。14.试说明总线结构对计算机系统性能的影响。2.(1）最大存储容量单总线系统中，最大内存容量必须小于由计算机字长所决定的可能的地址总线。双总线

6、系统中，存储容量不会受到外围设备数量的影响（2）指令系统双总线系统，必须有专门的I/O 指令系统单总线系统，访问内存和I/O 使用相同指令（3）吞吐量总线数量越多，吞吐能力越大15.CPU 执行一段程序时，cache完成存取的次数为5000 次，主存完成存取的次数为200次。已知 cache存取周期为40ns，主存存取周期为160ns。求：1cache 命中率 H，2Cache/主存系统的访问效率e，名师资料总结-精品资料欢迎下载-名师精心整理-第 3 页，共 6 页 -3平均访问时间Ta。解：命中率 H=Nc/（Nc+Nm）=5000/（5000+2000）=5000/5200=0.96 主

7、存慢于 cache 的倍率 R=Tm/Tc=160ns/40ns=4 访问效率：（）+（）.平均访问时间.n16.指令格式如下所示，其中OP 为操作码，试分析指令格式特点。18 12 10 9 5 4 0 OP 源寄存器目标寄存器解：（1）单字长二地址指令。（2）操作码字段OP可以指定 27=128 条指令。（3）源寄存器和目标寄存器都是通用寄存器（可分别指定32 个），所以是 RR型指令，两个操作数均存在寄存器中。（4）这种指令结构常用于算术逻辑类指令。17.已知某 16 位机的主存采用半导体存贮器，地址码为18 位，若使用8K8 位 SRAM 芯片组成该机所允许的最大主存空间，并选用模块板

8、结构形式。问：（1）若每个模板为32K16 位，共需几个模块板?（2）每个模块内共有多少片RAM 芯片?（3）主存共需多少RAM 芯片？CPU 如何选择模块板？解：（1）由于主存地址码给定18 位，所以最大空间为218=256K，主存的最大容量为256K。现在每个模块板的存贮容量为32KB，所以主存共需256KB/32KB=8块板。（2）每个模块板的存贮容量为32KB，现用 4K4 位的 SRAM 芯片。每块板采用位并联与地址串联相结合的方式：即用2 片 SRAM 芯片拼成4K8 位（共 8 组），用地址码的低12 位（A0 A11）直接接到芯片地址输入端，然后用地址码的高3 位（A14 A1

9、2）通过3：8 译码器输出分别接到8 组芯片的片选端。共 82=16 个 S RAM（3）根据前面所得，共虚 8 个模板，每个模板上有16 片芯片，故主存共需816=128片芯片（SRAM）。CPU 选择各模块板的方法是：各模块板均用地址码A0 A14译码，而各模块的选择用地址码最高三位A17，A16，A15通过 3：8 译码器输出进行选择。18.某 16 机机器所使用的指令格式和寻址方式如下所示，该机有20 名师资料总结-精品资料欢迎下载-名师精心整理-第 4 页，共 6 页 -位基值寄存器，16 个 16 位通用寄存器。指令汇编格式中的S（源），D（目标）都是通用寄存器，M 是主存中的一个

10、单元。三种指令的操作码分别是MOV（OP）=（A）H，STA（OP）=（1B）H，LDA（OP）=（3C）H。MOV 是传送指令，STA 为写数指令，LDA 为读数指令如图B20.1 图 20。1 要求：（1）分析三种指令的指令格式与寻址方式特点。（2）CPU 完成哪一种操作所花的时间最短？哪一种操作所花时间最长？第二种指令的执行时间有时会等于第三种指令的执行时间吗？（3）下列情况下每个十六进制指令字分别代表什么操作？其中如果有编码不正确，如何改正才能成为合法指令？1（F0F1）H（3CD2）H2（2856）H3（6DC6）H4（1C2）H 解：（1）第一种指令是单字长二地址指令，RR 型；第

11、二种指令是双字长二地址指令，RS 型，其中 S 采用基址寻址或变址寻址，R 由源寄存器决定；第三种也是双字长二地址指令，RS型，R 由目标寄存器决定，S 由 20 位地址（直接寻址）决定。（2）处理机完成第一种指令所花的时间最短，因为RR 型指令，不需要访问存储器。第二种指令所花的时间最长，因为RS 型指令，需要访问存储器。同时要进行寻址方式的变换运算（基址或变址），这也需要时间。第二指令的执行时间不会等于第三种指令，因为第三种指令虽然也访问存储器，但节省了求有效地址运算的时间开销。（3）根据以知条件：MOV（OP）=00010101，STA（OP）=011011，LDA（OP）=111100，将指令的十六进制格式转换为二进制代码且比较后可知：1（F0F1）H（3CD2）H指令代表 LDA 指令，编码正确，其含义是把主存（13CD2）H地址单元的内容取至15 号寄存器。2（2856）H代表 MOV 指令，编码正确，含义是把5 号源寄存器的内容传送至6 目标寄存器。3（6DC6）H是单字长指令，一定是MOV 指令，但编码错误，可改正为（28D6）H。4（1C2）H是单字长指令，代表MOV 指令，但编码错误，可改正为（28D6）H。名师资料总结-精品资料欢迎下载-名师精心整理-第 5 页，共 6 页 -名师资料总结-精品资料欢迎下载-名师精心整理-第 6 页，共 6 页 -