时序逻辑电路课件.ppt

《时序逻辑电路课件.ppt》由会员分享，可在线阅读，更多相关《时序逻辑电路课件.ppt（86页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、第1页，此课件共86页哦目目 录录6.1 6.1 概述概述6.2 6.2 时序逻辑电路的分析方法时序逻辑电路的分析方法6.3 6.3 时序逻辑电路的设计方法时序逻辑电路的设计方法6.4 6.4 若干常用的时序逻辑电路若干常用的时序逻辑电路第2页，此课件共86页哦数字电路数字电路组合逻辑电路（组合电路）组合逻辑电路（组合电路）时序逻辑电路（时序电路）时序逻辑电路（时序电路）一、组合逻辑电路的特点一、组合逻辑电路的特点逻辑功能：逻辑功能：任意时刻的输出仅取决于该时刻的输入，与任意时刻的输出仅取决于该时刻的输入，与电路原来的状态无关。电路原来的状态无关。电路结构：电路结构：电路中不含记忆（存储）元件

2、。电路中不含记忆（存储）元件。6.1 6.1 概述概述二、时序逻辑电路的特点二、时序逻辑电路的特点任一时刻的输出不仅取决于该时刻的输入，还与任一时刻的输出不仅取决于该时刻的输入，还与电路原来的状态有关。电路原来的状态有关。逻辑功能：逻辑功能：电路中含存储电路和组合电路；电路中含存储电路和组合电路；存储器状态和输入变量共同决定输出。存储器状态和输入变量共同决定输出。电路结构：电路结构：返回返回第3页，此课件共86页哦返回返回例：例：串行加法器电路。串行加法器电路。两个多位数相加时，采取从低位到高位逐位相加的两个多位数相加时，采取从低位到高位逐位相加的方式完成运算。方式完成运算。完整的串行加法器电

3、路，应具备：完整的串行加法器电路，应具备：v将两个加数和来自低位的进位相加的将两个加数和来自低位的进位相加的功能；功能；v记忆功能，将相加后的进位结果保记忆功能，将相加后的进位结果保存下来，用作高一位加法时使用。存下来，用作高一位加法时使用。全加器全加器 由触发由触发器构成的存器构成的存储电路。储电路。第4页，此课件共86页哦三、时序电路的一般结构形式与逻辑功能表示方法三、时序电路的一般结构形式与逻辑功能表示方法返回返回一般结构形式一般结构形式第5页，此课件共86页哦),(),(),(21211212111QXFYqqqxxxfyqqqxxxfylijli输出方程输出方程),(),(),(21

4、211212111QXFYqqqxxxgzqqqxxxgzlikli驱动方程驱动方程),(*),(*),(*2121212111QZHQqqqzzzhqqqqzzzhqlillli状状态态方方程程逻辑表达式有：逻辑表达式有：返回返回 时序电路的逻辑功能可用时序电路的逻辑功能可用逻辑表达式逻辑表达式、状态转换表状态转换表、卡诺图卡诺图、状态转换图状态转换图、时序图时序图和和逻辑图逻辑图6 6种方式表示，这些表示方法在种方式表示，这些表示方法在本质上是相同的，可以互相转换。本质上是相同的，可以互相转换。第6页，此课件共86页哦四、时序电路的分类四、时序电路的分类(1)(1)根据时钟分类根据时钟分类

5、v同步时序电路中：同步时序电路中：各个触发器的时钟脉冲相同各个触发器的时钟脉冲相同。即电路。即电路中有一个统一的时钟脉冲，每来一个时钟脉冲，电路的状中有一个统一的时钟脉冲，每来一个时钟脉冲，电路的状态只改变一次。态只改变一次。v异步时序电路中：异步时序电路中：各个触发器的时钟脉冲不同各个触发器的时钟脉冲不同。即电路。即电路中没有统一的时钟脉冲来控制电路状态的变化，电路状中没有统一的时钟脉冲来控制电路状态的变化，电路状态改变时，电路中要更新状态的触发器的翻转有先有后态改变时，电路中要更新状态的触发器的翻转有先有后，是异步进行的。，是异步进行的。返回返回第7页，此课件共86页哦v穆尔型时序电路：输

6、出仅决定于电路的现态，与电路当前穆尔型时序电路：输出仅决定于电路的现态，与电路当前的输入无关；或者根本就不存在独立设置的输出，而以电的输入无关；或者根本就不存在独立设置的输出，而以电路的状态直接作为输出。路的状态直接作为输出。（2 2）根据输出分类根据输出分类v米利型时序电路：输出不仅与现态有关，而且还决定于米利型时序电路：输出不仅与现态有关，而且还决定于电路当前的输入。电路当前的输入。返回返回第8页，此课件共86页哦6.2 6.2 时序电路的分析方法时序电路的分析方法返回返回 分析一个时序电路，就是要找出给定时序电路的分析一个时序电路，就是要找出给定时序电路的逻辑逻辑功能功能。具体地说，就是

7、要求找出电路的状态和输出的状。具体地说，就是要求找出电路的状态和输出的状态在输入变量和时钟信号作用下的变化规律。态在输入变量和时钟信号作用下的变化规律。v同步时序电路的分析方法同步时序电路的分析方法(掌握掌握)v异步时序电路的分析方法异步时序电路的分析方法(了解了解)第9页，此课件共86页哦逻辑图逻辑图写出时钟方程写出时钟方程、驱动方程和、驱动方程和输出方程输出方程写出状态方程写出状态方程画出状态图画出状态图、状态表或、状态表或时序图时序图判断电路逻辑判断电路逻辑功能功能1235同步时序电路的分析步骤：同步时序电路的分析步骤：计算计算4返回返回第10页，此课件共86页哦 Y Q1 Q1 Q2

8、Q2 1J C1 1K 1J C1 1K 1J C1 1K&Q0 Q0 FF0 FF1 FF2 CLK CLKCLKCLKCLK012例例1 1：nnQQY21nnnnnnQKQJQKQJQKQJ202001011212 时钟方程：时钟方程：输出方程：输出方程：输出仅与电路现态有关，为穆输出仅与电路现态有关，为穆尔型时序电路。尔型时序电路。同步时序电路的时钟方程可省去不写。同步时序电路的时钟方程可省去不写。驱动方程：驱动方程：1写写方方程程式式返回返回第11页，此课件共86页哦2求状态方程求状态方程JKJK触发器的特性方程：触发器的特性方程：nnnQKQJQ1将各触发器的驱动方程代入，即得电路

9、的状态方程：将各触发器的驱动方程代入，即得电路的状态方程：nnnnnnnnnnnnnnnnnnnnnnnnQQQQQQKQJQQQQQQQKQJQQQQQQQKQJQ202020000100101011111112121222212返回返回逻辑电路现态与次态逻辑电路现态与次态的关系的关系第12页，此课件共86页哦3计算、列状态表计算、列状态表状态表状态表将任何一组输入变量及电路初态的取值将任何一组输入变量及电路初态的取值代入状态方程和输出方程，即可算出电代入状态方程和输出方程，即可算出电路的次态和现态下的输出值，以得到的路的次态和现态下的输出值，以得到的次态作为新的初态，和这时的输入变量次态作

10、为新的初态，和这时的输入变量取值一起再带入状态方程和输出方程进取值一起再带入状态方程和输出方程进行计算，又得到一组新的次态和输出值行计算，又得到一组新的次态和输出值。如此继续下去，将全部的计算结果列。如此继续下去，将全部的计算结果列成真值表的形式，就得到了状态转换表成真值表的形式，就得到了状态转换表。返回返回第13页，此课件共86页哦现 态次 态输 出nnnQQQ012 101112 nnnQQQY3计算、列状态表计算、列状态表nnnnnnnnQQYQQQQQQ212100111120 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 10 0 10 1 11 0 11

11、 1 10 0 00 1 01 0 01 1 0000011000001000101112YQQQnnn0001010101112YQQQnnn0001001101112YQQQnnn0001011101112YQQQnnn1100100101112YQQQnnn1100110101112YQQQnnn0000101101112YQQQnnn0000111101112YQQQnnn返回返回第14页，此课件共86页哦4画状态图、时序图画状态图、时序图 000001011/1/0100110111/0 /0/0 /0(a)有效循环010 101(b)无效循环/0/1排列顺序：/Y nnnQQQ01

12、2状态图状态图 状态图中：状态图中：“000”000”等表示电路的各个状态，箭头表示状态等表示电路的各个状态，箭头表示状态转换的方向，箭头上方注明状态转换前的输入变量取值和输出值转换的方向，箭头上方注明状态转换前的输入变量取值和输出值，输入变量取值写在斜线左边，输出值写在斜线右边。，输入变量取值写在斜线左边，输出值写在斜线右边。返回返回第15页，此课件共86页哦 CLK Q0 Q1 Q2 Y 5电路电路功能功能时时序序图图 每经过每经过6 6个时钟信号以后电路的状态循环变个时钟信号以后电路的状态循环变化一次，所以这个电路具有化一次，所以这个电路具有对时钟信号计数的功对时钟信号计数的功能能。是一

13、个是一个六进制同步加法计数器六进制同步加法计数器。当对第。当对第6 6个个脉冲计数时，计数器又重新从脉冲计数时，计数器又重新从000000开始计数，并开始计数，并产生输出产生输出Y Y1 1。返回返回第16页，此课件共86页哦 Q0 Q0 FF0 FF1 CLK Y Q1 Q1 1T C1 1T C1&=1 X“1”例例2 2：输出方程：输出方程：输出与输入有关，为输出与输入有关，为米利型时序电路。米利型时序电路。同步时序电路，时钟方程省去。同步时序电路，时钟方程省去。驱动方程：驱动方程：1写写方方程程式式nnQXQXY111001TQXTn返回返回第17页，此课件共86页哦nnnnnnnnQ

14、QQTQQQXQTQ00001010111112求状态方程求状态方程T T触发器的特性方程：触发器的特性方程：将各触发器的驱动方程代入，即得电路的状态方程：将各触发器的驱动方程代入，即得电路的状态方程：nnQTQ1返回返回第18页，此课件共86页哦3计算、列状态表计算、列状态表输入现 态次 态输出XnnQQ01 1011nnQQY000011110 00 11 01 10 00 11 01 10 11 01 10 01 10 00 11 011110011nnnnnnQXYQQQQXQ101010111001000001011YQQnn1000111001011YQQnn11010101010

15、11YQQnn1100101101011YQQnn0011010011011YQQnn0010101011011YQQnn1111000111011YQQnn1110111111011YQQnn返回返回第19页，此课件共86页哦45电路电路功能功能由状态图可以看出，当输入由状态图可以看出，当输入X X0 0时，在时钟脉冲时，在时钟脉冲CLKCLK的作用的作用下，电路的下，电路的4 4个状态按递增规律循环变化，即：个状态按递增规律循环变化，即：00011011000001101100当当X X1 1时，在时钟脉冲时，在时钟脉冲CLKCLK的作用下，电路的的作用下，电路的4 4个状态按递个状态按递

16、减规律循环变化，即：减规律循环变化，即：00111001000011100100所以：该电路既具有递增计数功能，又具有递减计数功能，是所以：该电路既具有递增计数功能，又具有递减计数功能，是一个一个2 2位二进制同步可逆计数器位二进制同步可逆计数器。画状态图、画状态图、时序图时序图返回返回第20页，此课件共86页哦设计要设计要求求原始状原始状态图态图最简状态最简状态图图画电路画电路图图检查电路检查电路能否自启能否自启动动1246时序电路的设计步骤：时序电路的设计步骤：选触发器，求时钟、选触发器，求时钟、输出、状态、驱动方输出、状态、驱动方程程5状态状态分配分配3化简化简6.3 6.3 时序电路的

17、设计方法时序电路的设计方法返回返回第21页，此课件共86页哦例例3 3：1建立原始状态图建立原始状态图设计一个按自然态序变化的设计一个按自然态序变化的7 7进制同步加法计数器，计进制同步加法计数器，计数规则为逢七进一，产生一个进位输出。数规则为逢七进一，产生一个进位输出。000001010011 /0 110101100 /0 /0 /0 /0 /0排列顺序：/Y nnnQQQ012/1状态化简状态化简2状态分配状态分配3已经最简。已经最简。已是二进制状态。已是二进制状态。返回返回第22页，此课件共86页哦4选触发器，求时钟、输出、状态、驱动方程选触发器，求时钟、输出、状态、驱动方程由于要求采

18、用同步方案，故时钟方程为：由于要求采用同步方案，故时钟方程为：CLKCLKCLKCLK210求输出方程：求输出方程：nnQQY21Y的卡诺图00011110000101000nnQQ12nQ0需用需用3 3位二进制代码，选用位二进制代码，选用3 3个个CLKCLK下降沿触发的下降沿触发的JKJK触触发器，分别用发器，分别用FF0FF0、FF1FF1、FF2FF2表示。表示。选触发器：选触发器：求时钟方程：求时钟方程：返回返回第23页，此课件共86页哦(a)10nQ的卡诺图00011110011011000nnQQ12nQ0(b)11nQ的卡诺图00011110001001101nnQQ12nQ

19、0(c)12nQ的卡诺图00011110000011011nnQQ12nQ0nnnnnnnnnnnnnnnnnnnnnQQQQQQQQQQQQQQQQQQQQQ2120112102101100120102101求求状状态态方方程程不化简，以便使之与不化简，以便使之与JKJK触发器的特性方程的形式一致。触发器的特性方程的形式一致。返回返回第24页，此课件共86页哦 nnQQJ120、10K nQJ01、nnQQK021 nnQQJ012、nQK12比较，得驱动方程：比较，得驱动方程：nnnnnnnnnnnnnnnnnQQQQQQQQQQQQQQQQQ212011210210110012101电电

20、路路图图5nnnQKQJQ1返回返回第25页，此课件共86页哦检查电路能否自启动检查电路能否自启动6000121201121021011001210nnnnnnnnnnnnnnnnnQQQQQQQQQQQQQQQQQ将无效状态将无效状态111111代入状态方程计算：代入状态方程计算：可见可见111111的次态为有效状态的次态为有效状态000000，电路能够自启动。，电路能够自启动。返回返回检查无效状态的次态检查无效状态的次态是否为有效状态循环中的是否为有效状态循环中的某一种某一种。方法：方法：第26页，此课件共86页哦例例4 4：设计一个串行数据检测电路，当连续输入设计一个串行数据检测电路，当

21、连续输入3 3个或个或3 3个个以上以上1 1时，电路的输出为时，电路的输出为1 1，其它情况下输出为，其它情况下输出为0 0。如：。如：输输入入X X101100111011110101100111011110 输出输出Y Y0000000010001100000000010001101建立原始状态图建立原始状态图S0S1S2S3v设电路开始处于初始状态为设电路开始处于初始状态为S S0 0。v第一次输入第一次输入1 1时，由状态时，由状态S S0 0转入状转入状态态S S1 1，并输出，并输出0 0；1/0X/Yv若继续输入若继续输入1 1，由状态，由状态S S1 1转入状态转入状态S S

22、2 2，并输出，并输出0 0；1/0v如果仍接着输入如果仍接着输入1 1，由状态，由状态S S2 2转入转入状态状态S S3 3，并输出，并输出1 1；1/1v此后若继续输入此后若继续输入1 1，电路仍停留，电路仍停留在状态在状态S S3 3，并输出，并输出1 1。1/1 电路无论处在什么状电路无论处在什么状态，只要输入态，只要输入0 0，都应回到初，都应回到初始状态，并输出始状态，并输出0 0，以便重新，以便重新计数。计数。0/00/00/00/0返回返回第27页，此课件共86页哦 0/01/0 1/01/01/0 0/0(c)二进制状态图 10 0/0 1/1 00 01 0/01/0 1

23、/01/01/0 0/0(b)简化状态图 S2 0/0 1/1 S0 S1 原始状态图中，凡是在输入相同时，输出相同、要转换到的次态也原始状态图中，凡是在输入相同时，输出相同、要转换到的次态也相同的状态，称为相同的状态，称为等价状态等价状态。状态化简就是将多个等价状态合并成一个状态。状态化简就是将多个等价状态合并成一个状态，把多余的状态都去掉，从而得到最简的状态图。，把多余的状态都去掉，从而得到最简的状态图。状态化简状态化简2状态分配状态分配31/0 0/0 1/1 0/0 0/0 1/0 1/1(a)原始状态图 S3 S2 0/0 S0 S1 所得原始状态图中，状态所得原始状态图中，状态S

24、S2 2和和S S3 3等价。因为它们在输入为等价。因为它们在输入为1 1时输出都时输出都为为1 1，且都转换到次态，且都转换到次态S S3 3；在输入为；在输入为0 0时输出都为时输出都为0 0，且都转换到次态，且都转换到次态S S0 0。所。所以它们可以合并为一个状态，合并后的状态用以它们可以合并为一个状态，合并后的状态用S S2 2表示。表示。S0=00S1=01S2=10返回返回第28页，此课件共86页哦4选触发器，求时钟、输出、状态、驱动方程选触发器，求时钟、输出、状态、驱动方程 需用需用2 2位二进制代码位二进制代码，选用，选用2 2个个CLKCLK下降沿触发的下降沿触发的JKJK

25、触发器触发器，分别用，分别用FFFF0 0、FFFF1 1表示。采用表示。采用同步方案同步方案，即取：，即取：输输出出方方程程nXQY1状状态态方方程程(a)10nQ的卡诺图X0001111000001100nnQQ01nnnQQXQ0110nnnnXQQXQQ11011(b)11nQ的卡诺图X0001111000001011nnQQ01Y的卡诺图X0001111000001001nnQQ01返回返回第29页，此课件共86页哦nnnnnnnnXQQXQQQQQXQ11011001100nnnQKQJQ1比较，得驱动方程：比较，得驱动方程：电电路路图图5XKXQJKQXJnn101010 1 Y

26、FF0 FF11XQ1Q1 1J C11K 1J C11K&Q0Q0CP&1&检查电路能否自启动检查电路能否自启动6 001110 0/0 1/1 将无效状态将无效状态1111代入输出方代入输出方程和状态方程计算：程和状态方程计算：电路能够自启动电路能够自启动。返回返回第30页，此课件共86页哦本节小结本节小结v 时序电路的时序电路的特点特点是：在任何时刻的输出不仅和输入有关，而且还是：在任何时刻的输出不仅和输入有关，而且还决定于电路原来的状态。为了记忆电路的状态，时序电路必须包含有决定于电路原来的状态。为了记忆电路的状态，时序电路必须包含有存储电路。存储电路通常以触发器为基本单元电路构成。存

27、储电路。存储电路通常以触发器为基本单元电路构成。v 时序电路可分为时序电路可分为同步时序电路和异步时序电路同步时序电路和异步时序电路两类。它们的两类。它们的主要区别是，前者的所有触发器受主要区别是，前者的所有触发器受同一时钟脉冲控制同一时钟脉冲控制，而后者，而后者的各触发器则受的各触发器则受不同的脉冲源控制不同的脉冲源控制。v 时序电路的逻辑功能可用时序电路的逻辑功能可用逻辑图逻辑图、状态方程状态方程、状态表状态表、卡诺卡诺图图、状态图状态图和和时序图时序图等等6 6种方法来描述，它们在本质上是相通的种方法来描述，它们在本质上是相通的，可以互相转换。，可以互相转换。v 时序电路的时序电路的分析

28、分析，就是由逻辑图到状态图的转换；而时序电，就是由逻辑图到状态图的转换；而时序电路的路的设计设计，在画出状态图后，其余就是由状态图到逻辑图的，在画出状态图后，其余就是由状态图到逻辑图的转换。转换。返回返回第31页，此课件共86页哦6.4 6.4 若干常用的时序逻辑电路若干常用的时序逻辑电路返回返回v寄存器和移位寄存器寄存器和移位寄存器v计数器计数器v顺序脉冲发生器顺序脉冲发生器(了解了解)v序列信号发生器序列信号发生器(了解了解)第32页，此课件共86页哦6.4.1 6.4.1 寄存器和移位寄存器寄存器和移位寄存器返回返回 在数字电路中，用来存放二进制数据或代码的在数字电路中，用来存放二进制数

29、据或代码的电路称为电路称为寄存器寄存器。寄存器是由具有存储功能的触发器组合起来构成的寄存器是由具有存储功能的触发器组合起来构成的。一个触发器可以存储。一个触发器可以存储1 1位二进制代码，存放位二进制代码，存放n n位二进制位二进制代码的寄存器，需用代码的寄存器，需用n n个触发器来构成。个触发器来构成。第33页，此课件共86页哦 按照功能的不同，可将寄存器分为按照功能的不同，可将寄存器分为基本寄存器基本寄存器和和移移位寄存器位寄存器两大类。两大类。v基本寄存器基本寄存器只能只能并行并行送入数据，需要时也只能送入数据，需要时也只能并行并行输出输出。v移位寄存器移位寄存器中的数据可以在移位脉冲作

30、用下依次逐位右中的数据可以在移位脉冲作用下依次逐位右移或左移，数据既可以并行输入、并行输出，也可以串行移或左移，数据既可以并行输入、并行输出，也可以串行输入、串行输出，还可以并行输入、串行输出，串行输入输入、串行输出，还可以并行输入、串行输出，串行输入、并行输出，十分灵活，用途也很广。、并行输出，十分灵活，用途也很广。返回返回第34页，此课件共86页哦一、基本寄存器一、基本寄存器1 1、单拍工作方式基本寄存器、单拍工作方式基本寄存器 D1 1D C1 Q0 Q0 D0 FF0 1D C1 Q1 Q1 FF1 1D C1 Q2 Q2 D2 FF2 1D C1 Q3 Q3 D3 FF3 CLK 无

31、论寄存器中原来的内容是什么，只要送数控制时钟脉冲无论寄存器中原来的内容是什么，只要送数控制时钟脉冲CLKCLK上升沿到来，加在并行数据输入端的数据上升沿到来，加在并行数据输入端的数据D D0 0D D3 3，就立即被送入寄存器中，就立即被送入寄存器中，即有：，即有：012310111213DDDDQQQQnnnn返回返回第35页，此课件共86页哦2 2、双拍工作方式基本寄存器、双拍工作方式基本寄存器 CLK D1 1D C1 Q0 Q0 D0 FF0 1D C1 Q1 Q1 FF1 1D C1 Q2 Q2 D2 FF2 1D C1 Q3 Q3 D3 FF3 CR RD RD RD RD 000

32、00123nnnnQQQQ（1 1）清零。）清零。CR=0CR=0，异步清零。即有：，异步清零。即有：012310111213DDDDQQQQnnnn（2 2）送数。）送数。CR=1CR=1时，时，CLKCLK上升沿送数。即有：上升沿送数。即有：（3 3）保持。）保持。在在CR=1CR=1、CLKCLK上升沿以外时间，寄存器内容将上升沿以外时间，寄存器内容将保持不变。保持不变。返回返回第36页，此课件共86页哦二、移位寄存器二、移位寄存器1 1、单向移位寄存器、单向移位寄存器并行输出并行输出4 4位右移位右移移位寄存器移位寄存器CLKCLKCLKCLKCLK3210nnniQDQDQDDD23

33、12010、nnnnnninQQQQQQDQ21311201110、时钟方程：时钟方程：驱动方程：驱动方程：状态方程：状态方程：返回返回第37页，此课件共86页哦 因为从因为从CLKCLK上升沿到达开始到输出端新状态的建立需要经过上升沿到达开始到输出端新状态的建立需要经过一段一段传输延迟时间传输延迟时间，所以当，所以当CLKCLK的上升沿同时作用于所有触发器时，的上升沿同时作用于所有触发器时，他们输入端他们输入端(D(D端端)的状态还没来得及改变。于是的状态还没来得及改变。于是FFFF1 1按按Q Q0 0原来的状态翻原来的状态翻转，转，FFFF2 2按按Q Q1 1原来的状态翻转，原来的状态

34、翻转，FFFF3 3按按Q Q2 2原来的状态翻转。同时，原来的状态翻转。同时，加到寄存器输入端加到寄存器输入端D D0 0的代码的代码D Di存入存入FFFF0 0。总的效果相当于移位寄存器里原有的代码依次右移了总的效果相当于移位寄存器里原有的代码依次右移了1 1位。位。返回返回第38页，此课件共86页哦返回返回第39页，此课件共86页哦并行输出并行输出4 4位左移位左移移位寄存器移位寄存器CLKCLKCLKCLKCLK3210innnDDQDQDQD3322110、innnnnnnDQQQQQQQ13312211110、时钟方程：时钟方程：驱动方程：驱动方程：状态方程：状态方程：返回返回第

35、40页，此课件共86页哦返回返回第41页，此课件共86页哦单向移位寄存器具有以下主要特点：单向移位寄存器具有以下主要特点：(1)(1)单向移位寄存器中的数码，在单向移位寄存器中的数码，在CLKCLK脉冲操作下，脉冲操作下，可以依次可以依次右移或左移右移或左移。(2)(2)n n位单向移位寄存器可以寄存位单向移位寄存器可以寄存n n位二进制代码。位二进制代码。n n个个CLKCLK脉冲即可完成串行输入工作，此后可从脉冲即可完成串行输入工作，此后可从Q Q0 0Q Qn-1n-1端获得并行的端获得并行的n n位二进制数码，再用位二进制数码，再用n n个个CLKCLK脉冲又脉冲又可实现串行输出操作。

36、可实现串行输出操作。(3)(3)若串行输入端状态为若串行输入端状态为0 0，则，则n n个个CLKCLK脉冲后，寄存器脉冲后，寄存器便被清零。便被清零。返回返回第42页，此课件共86页哦SLnnnnnnnnnSRnMDQMQMQQMQMQQMQMQDMQ21331122011110nnnnnnSRnQQQQQQDQ21311201110SLnnnnnnnDQQQQQQQ13312211110vM=0M=0时右移时右移vM=1M=1时左移时左移2 2、双向移位寄存器、双向移位寄存器返回返回第43页，此课件共86页哦3 3、集成双向移位寄存器、集成双向移位寄存器74LS19474LS194返回返回

37、D DSRSR数据右移串行输入端数据右移串行输入端D DSLSL数据左移串行输入端数据左移串行输入端D D0 0D D3 3数据并行输入端数据并行输入端Q Q0 0Q Q3 3数据并行输出端数据并行输出端M M0 0,M,M1 1工作状态控制端工作状态控制端CLKCLK时钟信号输入端时钟信号输入端CRCR异步清零端异步清零端第44页，此课件共86页哦返回返回双向移位寄存器双向移位寄存器74LS19474LS194的功能表的功能表第45页，此课件共86页哦本节小结本节小结寄存器是用来存放二进制数据或代码的电路，是寄存器是用来存放二进制数据或代码的电路，是一种基本时序电路。任何现代数字系统都必须把

38、需要一种基本时序电路。任何现代数字系统都必须把需要处理的数据和代码先寄存起来，以便随时取用。处理的数据和代码先寄存起来，以便随时取用。寄存器分为寄存器分为基本寄存器基本寄存器和和移位寄存器移位寄存器两大类。两大类。v基本寄存器的数据只能基本寄存器的数据只能并行输入并行输入、并行输出并行输出。v移位寄存器中的数据可以在移位脉冲作用下依次逐位右移位寄存器中的数据可以在移位脉冲作用下依次逐位右移或左移，数据可以并行输入、并行输出，串行输入、串移或左移，数据可以并行输入、并行输出，串行输入、串行输出，并行输入、串行输出，串行输入、并行输出。行输出，并行输入、串行输出，串行输入、并行输出。返回返回第46

39、页，此课件共86页哦6.4.2 6.4.2 计数器计数器v 二进制计数器二进制计数器v 十进制计数器十进制计数器v N N进制计数器进制计数器(了解了解)返回返回第47页，此课件共86页哦 在数字电路中，能够在数字电路中，能够记忆输入脉冲个数的电路记忆输入脉冲个数的电路称为称为计数器计数器。计计数数器器二进制计数器二进制计数器十进制计数器十进制计数器N N进制计数器进制计数器加法计数器加法计数器同步计数器同步计数器异步计数器异步计数器减法计数器减法计数器可逆计数器可逆计数器加法计数器加法计数器减法计数器减法计数器可逆计数器可逆计数器二进制计数器二进制计数器十进制计数器十进制计数器N N进制计数

40、器进制计数器返回返回第48页，此课件共86页哦一、二进制计数器一、二进制计数器1 1、二进制同步计数器、二进制同步计数器3位二进制同步加法计数器位二进制同步加法计数器 000001010011 /1 /0 111110101100 /0 /0 /0 /0 /0 /0排列顺序：/C nnnQQQ012 选用选用3 3个个CLKCLK下降沿触发的下降沿触发的JKJK触发器，分别用触发器，分别用FFFF0 0、FFFF1 1、FFFF2 2表示。表示。状状态态图图nnnQQQC012输出方程：输出方程：CLKCLKCLKCLK210时钟方程：时钟方程：返回返回第49页，此课件共86页哦时时序序图图F

41、FFF0 0每输入一个时钟每输入一个时钟脉冲翻转一次脉冲翻转一次FFFF1 1在在Q Q0 0=1=1时，在下一个时，在下一个CLKCLK触发触发沿到来时翻转。沿到来时翻转。FFFF2 2在在Q Q0 0=Q=Q1 1=1=1时，在下一个时，在下一个CLKCLK触触发沿到来时翻转。发沿到来时翻转。100 KJnQKJ011nnQQKJ0122返回返回第50页，此课件共86页哦电路图电路图 由于没有无效状由于没有无效状态，电路能自启动。态，电路能自启动。nnnnnnnnnnnQQQQKJQQKJQKJKJ0132110122011001推广到推广到n n位位二进制同二进制同步加法计步加法计数器数

42、器驱动方程驱动方程输出方程输出方程nnnnnnQQQQC0121返回返回第51页，此课件共86页哦3位二进制同步减法计数器位二进制同步减法计数器 选用选用3 3个个CLKCLK下降沿触发的下降沿触发的JKJK触发器，分别用触发器，分别用FFFF0 0、FFFF1 1、FFFF2 2表示。表示。状状态态图图输出方程：输出方程：000001010011/1 /0111110101100 /0 /0 /0 /0 /0 /0排列顺序：/B nnnQQQ012CLKCLKCLKCLK210时钟方程：时钟方程：nnnQQQB012返回返回第52页，此课件共86页哦时时序序图图FFFF0 0每输入一个时钟脉

43、每输入一个时钟脉冲翻转一次冲翻转一次FFFF1 1在在Q Q0 0=0=0时，在下一个时，在下一个CLKCLK触发沿到来时翻转。触发沿到来时翻转。FFFF2 2在在Q Q0 0=Q=Q1 1=0=0时，在下一个时，在下一个CLKCLK触发沿到来时翻转。触发沿到来时翻转。100 KJnQKJ011nnQQKJ0122返回返回第53页，此课件共86页哦电路图电路图 由于没有无效状态由于没有无效状态，电路能自启动。，电路能自启动。nnnnnnnnnnnQQQQKJQQKJQKJKJ0132110122011001推广到推广到n n位位二进制同二进制同步减法计步减法计数器数器驱动方程驱动方程输出方程输

44、出方程nnnnnnQQQQB0121返回返回第54页，此课件共86页哦3 3位二进制同步可逆计数器位二进制同步可逆计数器nnnnnnQQDUQQDUKJQDUQDUKJKJ010122001100/1输出方程输出方程nnnnnnQQQDUQQQDUBC210210/返回返回设用设用U/DU/D表示加减控制信号，且表示加减控制信号，且U/DU/D0 0时时作加计数作加计数，U/D U/D 1 1时时作减计数作减计数，则把二进制同步加法计数器的驱动方程和，则把二进制同步加法计数器的驱动方程和U/DU/D相与，相与，把减法计数器的驱动方程和把减法计数器的驱动方程和U/DU/D相与，再把二者相加，便可

45、得到相与，再把二者相加，便可得到二进制同步可逆计数器的驱动方程。二进制同步可逆计数器的驱动方程。第55页，此课件共86页哦电路图电路图返回返回第56页，此课件共86页哦4 4位集成二进制同步加法计数器位集成二进制同步加法计数器74LS16174LS161CR=0CR=0时异步清零时异步清零。CR=1CR=1、LD=0LD=0时同步置数。时同步置数。CR=LD=1CR=LD=1且且CTCTT T=CT=CTP P=1=1时，按照时，按照4 4位自然二进制码进行同步位自然二进制码进行同步二进制计数。二进制计数。CR=LD=1CR=LD=1且且CTCTT TCTCTP P=0=0时，计数器状态保持不

46、变。时，计数器状态保持不变。返回返回第57页，此课件共86页哦双双4 4位集成二进制同步加法计数器位集成二进制同步加法计数器CC4520CC4520CR=1CR=1时，异步清零。时，异步清零。CR=0CR=0、EN=1EN=1时，在时，在CLKCLK脉冲上升沿脉冲上升沿作用下进行加法计数。作用下进行加法计数。CR=0CR=0、CLK=0CLK=0时，在时，在ENEN脉冲下降沿脉冲下降沿作用下进行加法计数。作用下进行加法计数。CR=0CR=0、EN=0EN=0或或CR=0CR=0、CLK=1CLK=1时，计数器状态保持不变。时，计数器状态保持不变。返回返回第58页，此课件共86页哦4 4位集成二

47、进制同步可逆计数器位集成二进制同步可逆计数器74LS19174LS191U/DU/D是加减计数控制端；是加减计数控制端；CTCT是使能端；是使能端；LDLD是异步置数控制端；是异步置数控制端；D D0 0D D3 3是并行数据输入端；是并行数据输入端；Q Q0 0Q Q3 3是计数器状态输出端；是计数器状态输出端；CO/BOCO/BO是进是进位借位信号输出端；位借位信号输出端；RCRC是多个芯片级联时级间串行计数使能端，是多个芯片级联时级间串行计数使能端，CTCT0 0，CO/BOCO/BO1 1时，时，RCRCCLKCLK，由，由RCRC端产生的输出进位脉冲的波端产生的输出进位脉冲的波形与输

48、入计数脉冲的波形相同。形与输入计数脉冲的波形相同。返回返回第59页，此课件共86页哦4 4位集成二进制同步可逆计数器位集成二进制同步可逆计数器74LS19374LS193CRCR是异步清零端，高电平有效；是异步清零端，高电平有效；LDLD是异步置数端，低电平有效；是异步置数端，低电平有效；CLKCLKU U是加法计数脉冲输入端；是加法计数脉冲输入端；CLKCLKD D是减法计数脉冲输入端；是减法计数脉冲输入端；D D0 0D D3 3是并行数据输入端；是并行数据输入端；Q Q0 0Q Q3 3是计数器状态输出端；是计数器状态输出端；COCO是进位脉是进位脉冲输出端；冲输出端；BOBO是借位脉冲

49、输出端；多个是借位脉冲输出端；多个74LS19374LS193级联时，只要把低级联时，只要把低位的位的COCO端、端、BOBO端分别与高位的端分别与高位的CLKCLKU U、CLKCLKD D连接起来，各个芯片的连接起来，各个芯片的CRCR端连接在一起，端连接在一起，LDLD端连接在一起，就可以了。端连接在一起，就可以了。返回返回第60页，此课件共86页哦2 2、二进制异步计数器、二进制异步计数器(各触发器不是同步翻转各触发器不是同步翻转)3 3位二进制异步加法计数器位二进制异步加法计数器 000001010011 /1 /0 111110101100 /0 /0 /0 /0 /0 /0排列顺

50、序：/C nnnQQQ012状状态态图图 选用选用3 3个个CLKCLK下降沿触发的下降沿触发的JKJK触发器，分别用触发器，分别用FFFF0 0、FFFF1 1、FFFF2 2表示。表示。输出方程：输出方程：nnnQQQC012返回返回第61页，此课件共86页哦时钟方程：时钟方程：时时序序图图FFFF0 0每输入一个时钟脉每输入一个时钟脉冲翻转一次，冲翻转一次，FFFF1 1在在Q Q0 0由由1 1变变0 0时翻转，时翻转，FFFF2 2在在Q Q1 1由由1 1变变0 0时翻转。时翻转。CLKCLK 001QCLK 12QCLK 返回返回第62页，此课件共86页哦 3 3个个JKJK触发