2022年2022年计算机体系结构考试例题大题 .pdf

《2022年2022年计算机体系结构考试例题大题 .pdf》由会员分享，可在线阅读，更多相关《2022年2022年计算机体系结构考试例题大题 .pdf（9页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、例 1.1 将计算机系统中某一功能的处理速度加快 15 倍，但该功能的处理时间仅占整个系统运行时间的40%，则采用此增强功能方法后，能使整个系统的性能提高多少？解 由题可知：Fe=40%=0.4 Se=15根据 Amdahl定律可知：采用此增强功能方法后，能使整个系统的性能提高到原来的1.6 倍。例 1.2 某计算机系统采用浮点运算部件后，使浮点运算速度提高到原来的25 倍，而系统运行某一程序的整体性能提高到原来的4 倍，试计算该程序中浮点操作所占的比例。解 由题可知：Se=25 Sn=4根据 Amdahl定律可知：6.1154.0)4.01(1)1(1SeFeFeSn25114FeFe名师资

2、料总结-精品资料欢迎下载-名师精心整理-第 1 页，共 9 页 -由此可得：Fe=78.1%即程序中浮点操作所占的比例为78.1%。例 1.3 假设 FP 指令的比例为 25%，其中，FPSQR 占全部指令的比例为 2%，FP 操作的 CPI 为 4，FPSQR 操作的 CPI 为 20，其他指令的平均 CPI 为 1.33。现有两种改进方案，第一种是把 FPSQR 操作的CPI 减至 2，第二种是把所有的FP 操作的 CPI减至 2，试比较两种方案对系统性能的提高程度。解 没有改进之前，每条指令的平均时钟周期 CPI 为：（1）采用第一种方案FPSQR 操作的 CPI 由CPIFPSQR20

3、 减至 CPIFPSQR2，则整个系统的指令平均时钟周期数为：2%7533.1%2541niiiICICCPICPI名师资料总结-精品资料欢迎下载-名师精心整理-第 2 页，共 9 页 -CPI1CPI（CPIFPSQRCPIFPSQR）2%2(20 2)2%1.64（2）采用第二种方案所有 FP 操作的 CPI 由 CPIFP4 减至 CPIFP2，则整个系统的指令平均时钟周期数为：CPI2CPI（CPIFPCPIFP）25%2(4 2)25%1.5从降低整个系统的指令平均时钟周期数的程度来看，第二种方案优于第一种方案。例 2.1 假设某模型机有7 条指令，这些指令的使用频度如表左边所示。(

4、1)计算这 7 条指令的操作码编码的最短平均码长；(2)画出哈夫曼树，写出这7 条指令的哈夫曼编码，并计算该编码的平均码长和信息冗余量。名师资料总结-精品资料欢迎下载-名师精心整理-第 3 页，共 9 页 -指令频度 pi操 作 码 使 用哈夫曼编码操作码长度li利用哈夫曼概念的扩展操作码操作码长度liI10.40 0 1 0 0 2 I20.30 1 0 2 0 1 2 I30.15 1 1 0 31 0 2 I40.05 1 1 1 0 0 5 1 1 0 0 4I50.04 1 1 1 0 1 51 1 0 1 4I60.031 1 1 1 0 51 1 1 0 4I70.031 1 1

5、 1 1 51 1 1 1 4解（1）（2）其哈夫曼树如图所示，该树的每个叶结点分别对应于一条指令。在该树中，对每个结点向下的两个分支，分别用二进制“1”和“0”来表示。从该哈夫曼树可以很容易地写出哈夫曼编码。17.2log712iiippH名师资料总结-精品资料欢迎下载-名师精心整理-第 4 页，共 9 页 -具体方法：对于任意一条指令Ii（i=1，2，7），从哈夫曼树根结点出发、沿一条路径连接到叶结点Ii，把途中所经过的各分支的“0”和“1”按从左到右的顺序记录下来，便是该指令的哈夫曼编码。上表中列出了所有指令的哈夫曼编码。该哈夫曼编码的平均码长是：其信息冗余量为1 1 1 1 1 1 0

6、 0 0 0 0 I7I6I5I4I3I2I11.00 0.60 0.30 0.15 0.06 0.09 0.03 0.03 0.04 0.40 0.30 0.15 0.05 20.271iiilpL1.36%2.202.172.20 名师资料总结-精品资料欢迎下载-名师精心整理-第 5 页，共 9 页 -例 1：假设 T2T，在命中率 H为 0.9和 0.99 两种情况下，分别计算存储系统的访问效率。解：当 H0.9 时，e11(0.9 5(10.9)0.72 当 H0.99 时，e21(0.99 5(10.99)0.96 例 3：在一个 Cache存储系统中，当Cache的块大小为一个字时

7、，命中率H0.8；假设数据的重复利用率为5，T25T1。计)TTf(H,H)(1H1TH)(1THTTTe12TT211112名师资料总结-精品资料欢迎下载-名师精心整理-第 6 页，共 9 页 -算块大小为个字时，Cache存储系统的命中率？并分别计算访问效率。解：n4520，采用预取技术之后，命中率提高到：例 7.1用一个和 Alpha AXP 类似的机器作为第一个例子。假设Cache不命中开销为 50 个时钟周期，当不考虑存储器停顿时，所有指令的执行时间都是2.0 个时钟周期，访问Cache不命中率为 2%，平均每条指令访存1.33 次。试分析 Cache对性能的影响。解CPU 时间有c

8、acheIC（CPIexecution 每条指令的平均访存次数不命中率不命中开销）时钟周期时间IC （2.01.33 2%50）时钟周期时间0.99201200.8n1nHH20.551/1.80.8)1(0.8 5(1e0.8，访问效率为：H:一个字时当Cache 块大小为10.961/1.0410.99)1(0.99 5(e：0.99，访问效率为H:4个字时当Cache 块大小为22名师资料总结-精品资料欢迎下载-名师精心整理-第 7 页，共 9 页 -IC 3.33 时钟周期时间考虑 Cache的不命中后，性能为：CPU时间有 cacheIC（2.01.332%50）时钟周期时间IC3.

9、33时钟周期时间实际 CPI：3.33 3.33/2.0=1.67(倍)CPU时间也增加为原来的1.67 倍。但若不采用Cache,则：CPI 2.050 1.3368.5 例 7.2 考虑两种不同组织结构的Cache：直接映象Cache和两路组相联Cache，试问它们对CPU的性能有何影响？先求平均访存时间，然后再计算CPU性能。分析时请用以下假设：(1)理想 Cache（命中率为100%）情况下的CPI为 2.0，时钟周期为2ns，平均每条指令访存1.3 次。(2)两种 Cache容量均为64KB，块大小都是32 字节。(3)在组相联Cache中，由于多路选择器的存在而使CPU的时钟周期增

10、加到原来的1.10 倍。这是因为对Cache的访问总是处于关键路径上，对 CPU的时钟周期有直接的影响。(4)这两种结构Cache的不命中开销都是70ns。（在实际应用中，应取整为整数个时钟周期）(5)命中时间为1 个时钟周期，64KB直接映象Cache的不命中率为1.4%，相同容量的两路组相联Cache的不命中率为1.0%。例 7.3 考虑某一两级Cache：第一级Cache为 L1，第二级Cache为 L2。（1）假设在 1000 次访存中，L1的不命中是40次，L2的不命中是20 次。求各种局部不命中率和全局不命中率。（2）假设 L2的命中时间是10 个时钟周期，L2的不命中开销是100

11、 时钟周期，L1的命中时间是1 个时钟周期，平均每条指令访存1.5 次，不考虑写操作的影响。问：平均访存时间是多少？每条指令的平均停顿时间是多少个时钟周期？解(1)第一级Cache的不命中率（全局和局部）是40/1000，即 4%；第二级Cache的局部不命中率是20/40，即 50%；第二级Cache的全局不命中率是20/1000，即 2%。（2）平均访存时间命中时间L1不命中率L1（命中时间L2不命中率L2不命中开销L2）1 4%（10 50%100）名师资料总结-精品资料欢迎下载-名师精心整理-第 8 页，共 9 页 -1 4%60 3.4 个时钟周期由于平均每条指令访存1.5 次，且每次访存的平均停顿时间为：3.4 1.0 2.4所以：每条指令的平均停顿时间2.4 1.5 3.6 个时钟周期名师资料总结-精品资料欢迎下载-名师精心整理-第 9 页，共 9 页 -