2022年现代数字系统设计课程设计 .pdf

《2022年现代数字系统设计课程设计 .pdf》由会员分享，可在线阅读，更多相关《2022年现代数字系统设计课程设计 .pdf（8页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、现代电子系统课程设计Modern electronic system course design学分：2 周数：2 一、进度安排布置课题和讲解：1 天查阅资料、设计：4 天实验：3 天撰写报告：2 天二、成绩考核达标要求：1、根据据设计题目进行系统功能分析，根据系统功能分析的结果给出系统的逻辑算法，系统框架；给出采用流程图或描述语言等手段描述的系统逻辑功能；据此完成系统方案设计并进行论证，根据该方案进行系统设计。提交实现受控器及控制器的VHDL 源程序以及仿真结果。2、在 GW48-SOPC 实验开发系统上完成系统的物理实现。3、对试验结果进行必要的分析。4、根据要求完成课程设计报告书。考核方

2、式：可根据学生设计的VHDL源程序、硬件原理图、软件流程图和课程设计报告书的质量及实验完成情况评定成绩，在条件容许时也可进行答辩考核。报告（包括答辩）成绩占70，实验成绩占30。三、课程设计报告格式、内容要求课程设计报告应包括方案设计与论证、电路图、VHLD 源程序及软件流程图等设计文件、FPGA时序仿真结果、实验结果分析等方面，报告书要求字迹工整，语言简练、文字通顺。报告书应以十六开纸书写，四周留有边框，并装订成册。其格式要求如下：1封面（模板从学校校园网上下载）封面应包括题目、学生姓名、学号、班级、日期等相关信息。2 任务书（由指导老师提供）3 摘要摘要要求400 字以内。主要包括总体方案

3、，实现方法，实现的功能、特点等。4 目录可采用二三级目录结构。5正文正文应包含课程设计报告内容要求中所列出的每一方面的内容，一般可按章节结构撰写。1)方案设计与论证本章应包含方案的比较与对为何采用此方案的论证。在方案比较中应至少提供两种以上的实现方案，每种方案只需提供原理框图并说明每个方案的特点，说明各自的优缺点。在原理框图的基础上应采用现代电子系统设计方法进行系统设计，对系统的各组成环节进行原理说明。2）电路图及设计文件电路图应采用Protel 或 Orcad 等电路设计CAD 软件绘制，软件流程图应采用Visio 绘制，VHDL 源程序内容应规范、清晰、工整、合乎规范。3）FPGA 时序仿

4、真结果应给出测试向量、全机与关键器件的时序波形，并给出相应的分析结果说明。4）测试结果分析根据设计要求及实验结果对本次设计结果作出评估，提出存在问题，产生问题的原因及解决方法。名师资料总结-精品资料欢迎下载-名师精心整理-第 1 页，共 8 页 -题目一数字移相信号发生器设计1、任务与要求基于 DDS 技术利用VHDL 设计并制作一个数字式移相信号发生器。（1）基本要求：a频率范围：1Hz4kHz，频率步进为1Hz，输出频率可预置。b A、B 两路正弦信号输出，10 位输出数据宽度c相位差范围为0359，步进为1.4，相位差值可预置。d数字显示预置的频率（10 进制）、相位差值。（2）发挥部分

5、a修改设计，增加幅度控制电路（如可以用一乘法器控制输出幅度）。b输出幅度峰峰值0.13.0V，步距 0.1V，显示预置值。c其它。2、系统原理框图图 1-1 DDS 数字移相调频原理框图建议选择模式3：用数码管 1、2 显示相位字PWORD输入，用数码管5、6、7、8 显示频率字FWORD输入，用数码管3、4 显示输出电压。名师资料总结-精品资料欢迎下载-名师精心整理-第 2 页，共 8 页 -附：超高速 A/D、D/A 板 GW_ADDA说明GW_ADDA板含两片 10 位超高速DAC（转换速率最高150MHz）和一片 8 位 ADC（转换速率最高50MHz），另 2 片 3dB 带宽大于

6、260MHz 的高速运放组成变换电路。GW_ADDA板上所有的A/D 和 D/A 全部处于使能状态，除了数据线外，任一器件的控制信号线只有时钟线，这有利于高速控制和直接利用MATLAB/DSP Builder 工具的设计。GW_ADDA 板上工作时钟必须由FPGA的 I/O 口提供，且DAC和 ADC的工作时钟是分开的。无法直接利用MATLAB 和 DSP Builder进行自动流程的设计，优点是时钟频率容易变化，且可通过Cyclone 中的 PLL 的到几乎任何时钟频率。由此即可测试ADC和 DAC的最高转换频率。两个电位器可分别调协两个D/A 输出的幅度（输出幅度峰峰值不可大于5V，否则波

7、形失真）；模拟信号从接插口的2 针“AIN”输入，J1 和 J2 分别是模拟信号输出的PA、PB 口，也可在两挂钩处输出，分别是两个10 位 DA5651 输出口。注意，使用A/D，D/A 板必须打开GW48-PK2 主系统板上的+/-12V 电源，用后关闭！Pin140(PIO35)Pin139(PIO34)Pin137(PIO32)Pin138(PIO33)Pin136(PIO31)Pin135(PIO30)Pin134(PIO29)Pin133(PIO28)Pin132(PIO27)Pin128(PIO26)Pin166(PIO45)Pin165(PIO44)Pin164(PIO43)P

8、in163(PIO42)Pin162(PIO41)Pin161(PIO40)Pin160(PIO39)Pin159(PIO38)Pin158(PIO37)Pin141(PIO36)5510/5540Pin144Pin167(PIO46)DACLK模拟信号输出超高速D/A5651B口输出AOUT（B）D0D1D2D3D4D5D6D7D8D9数据输 入Pin208Pin207Pin228Pin194Pin227Pin193Pin214Pin213AIN超高速A/DADCLK数 据输出D0D1D2D3D4D5D6D7模拟信号输出DACLK超高速D/A数据输 入5651A口输 出AOUT（A）D9D8

9、D7D6D5D4D3D2D0D1附图 1-1 SOPC GWAC6/12 板 AD_DA 板接口原理图名师资料总结-精品资料欢迎下载-名师精心整理-第 3 页，共 8 页 -题目二直流电机控制设计1、任务与要求利用 PWM 控制技术实现直流电机的速度控制。（1）基本要求：a速度调节：4 档，数字显示其档位。b能控制电机的旋转方向。c通过红外光电电路测得电机的转速，设计频率计用4 位 10 进制显示电机的转速。（2）发挥部分a设计“去抖动”电路，实现直流电机转速的精确测量。b修改设计，实现直流电机的闭环控制，旋转速度可设置。c其它。2、系统原理框图PWM模块电机转速预置PWM 参考频率电机速度级

10、别显示GND22MUXABSY1Y2电机正转电机反转电机方向控制去抖动电路参考频率电机转速脉冲信号频率计1Hz电机转速显示电机速度控制模块图 2-1 直流电机控制原理框图图 2-2 PWM 控制电路原理图名师资料总结-精品资料欢迎下载-名师精心整理-第 4 页，共 8 页 -建议选择模式5：用键 1 控制旋转方向，键2 控制旋转速度。附：步进电机和直流电机使用说明:电 机 计速开关:直 流电 机开关 跳线JM2JM1:步 进 电机开关 跳线JM0MA2相MA1相Dp相Cp相Bp相Ap相转 速 计数contPIO66PIO60PIO61直流电机PIO62PIO63PIO64PIO65步进电机附图

11、 2-1 电机引脚连接原理图附图 2-1 是实验系统上的两个电机的引脚图，是以标准引脚方式标注的。直流电机的MA1 和 MA2 相为 PWM 输入控制端，cont 为光电输出给FPGA 的转速脉冲，接PIO66。注意，不作电机实验时要通过3 个跳线座，禁止它们；如其中JM0 是步进电机的开关跳线，如此等等。名师资料总结-精品资料欢迎下载-名师精心整理-第 5 页，共 8 页 -题目三简易数字频率计设计1、任务与要求设计一个具有如下功能的简易频率计。（1）基本要求：a被测信号的频率范围为120kHz，用 4 位数码管显示数据。b测量结果直接用十进制数值显示。c被测信号可以是正弦波、三角波、方波，

12、幅值13V不等。d具有超量程警告（可以用LED 灯显示，也可以用蜂鸣器报警）。e当测量脉冲信号时，能显示其占空比（精度误差不大于1%）。（2）发挥部分a修改设计，实现自动切换量程。b构思方案，使整形时，跳变阈值自动进行调节，以实现扩宽被测信号的幅值范围。c其它。2、系统原理框图被测信号放大整形测量控制电路开门信号选择分频器基准信号计数器数据锁存频率显示计数器计数器数据锁存数据锁存&占空比计算电路占空比显示闸门闸门闸门图 3-1 系统原理框图被测信号高速 A/D阈值脉冲信号数字比较器图 3-2 放大整形原理框图建议选择模式5：用键 1 控制量程切换，键2 控制计算占空比。名师资料总结-精品资料欢

13、迎下载-名师精心整理-第 6 页，共 8 页 -附：超高速 A/D、D/A 板 GW_ADDA说明GW_ADDA板含两片 10 位超高速DAC（转换速率最高150MHz）和一片 8 位 ADC（转换速率最高50MHz），另 2 片 3dB 带宽大于 260MHz 的高速运放组成变换电路。GW_ADDA板上所有的A/D 和 D/A 全部处于使能状态，除了数据线外，任一器件的控制信号线只有时钟线，这有利于高速控制和直接利用MATLAB/DSP Builder 工具的设计。GW_ADDA 板上工作时钟必须由FPGA的 I/O 口提供，且DAC和 ADC的工作时钟是分开的。无法直接利用MATLAB 和

14、 DSP Builder进行自动流程的设计，优点是时钟频率容易变化，且可通过Cyclone 中的 PLL 的到几乎任何时钟频率。由此即可测试ADC和 DAC的最高转换频率。两个电位器可分别调协两个D/A 输出的幅度（输出幅度峰峰值不可大于5V，否则波形失真）；模拟信号从接插口的2 针“AIN”输入，J1 和 J2 分别是模拟信号输出的PA、PB 口，也可在两挂钩处输出，分别是两个10 位 DA5651 输出口。注意，使用A/D，D/A 板必须打开GW48-PK2 主系统板上的+/-12V 电源，用后关闭！PPPPPPPPPPPin166(PIO45)Pin165(PIO44)Pin164(PI

15、O43)Pin163(PIO42)Pin162(PIO41)Pin161(PIO40)Pin160(PIO39)Pin159(PIO38)Pin158(PIO37)Pin141(PIO36)5510/5540Pin144Pin167(PIOPin208Pin207Pin228Pin194Pin227Pin193Pin214Pin213AIN超高速A/DADCLK数据输出模拟信号输入D0D1D2D3D4D5D6D7模拟信号输出DACLK超高速D/A数据输 入5651A口输 出AOUT（A）D9D8D7D6D5D4D3D2D0D1附图 3-1 SOPC GWAC6/12 板 AD_DA 板接口原理

16、图名师资料总结-精品资料欢迎下载-名师精心整理-第 7 页，共 8 页 -题目四堆栈处理器的设计1、任务与要求设计一个具有如下功能的堆栈处理器。（1）基本要求：a与外部数据线的数据交换符合堆栈要求（先进后出）；b对存储的数据能进行算术运算；c数据位数不少于8位；d通过数码管显示操作数据及运算结果。（2）发挥部分a具有错误提示功能；b数据位数不少于16 位；c其它。2、系统原理框图图 4-1 系统原理框图图 4-2 堆栈存储器结构建议用 VHDL 语言进行编写，也可用LPM 模块进行定制ram、乘法器和除法器等器件。为了便于测试 ram 中字数可设置的少一些。电路结构建议选择模式5。用 1 或 2 个数码管显示栈顶（A 寄存器）数据，用1 或 2 个数码管显示B 寄存器数据，用1 或 2 个数码管显示PUSH、POP 操作数（即数据总线BUS 中的数据）。用 4 个 LED 灯显示堆栈处理器FULL、EMPTY、ONE、READY 状态。合理设计实验箱上8 个按键，实现 ADD、SUB、MUL、DIV、PUSH、POP、设置 PUSH 操作数、reset复位、start等操作。名师资料总结-精品资料欢迎下载-名师精心整理-第 8 页，共 8 页 -