计算机组成原理本科生试题库整理附答案 2.pdf

《计算机组成原理本科生试题库整理附答案 2.pdf》由会员分享，可在线阅读，更多相关《计算机组成原理本科生试题库整理附答案 2.pdf（46页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、1 从器件角度看，计算机经历了五代变化。但从系统结构看，至今绝大多数计算机仍属于（B）计算机。A 并行B 冯诺依曼C 智能D 串行2 某机字长 32 位，其中 1 位表示符号位。若用定点整数表示，则最小负整数为（A）。A-(231-1)B-(230-1)C-(231+1)D-(230+1)3 以下有关运算器的描述，（C）是正确的。A 只做加法运算B 只做算术运算C 算术运算与逻辑运算D 只做逻辑运算4 EEPROM 是指（D）A 读写存储器B 只读存储器C 闪速存储器D 电擦除可编程只读存储器5 常用的虚拟存储系统由（B）两级存储器组成，其中辅存是大容量的磁表面存储器。A cache-主存B

2、主存-辅存C cache-辅存D 通用寄存器-cache 6 RISC 访内指令中，操作数的物理位置一般安排在（D）A 栈顶和次栈顶B 两个主存单元C 一个主存单元和一个通用寄存器D 两个通用寄存器7 当前的 CPU 由（B）组成。名师资料总结-精品资料欢迎下载-名师精心整理-第 1 页，共 46 页 -A 控制器B 控制器、运算器、cache C 运算器、主存D 控制器、ALU、主存8 流水 CPU 是由一系列叫做“段”的处理部件组成。和具备m个并行部件的 CPU相比，一个 m段流水 CPU 的吞吐能力是（A）。A 具备同等水平B 不具备同等水平C 小于前者D 大于前者9 在集中式总线仲裁中

3、，（A）方式响应时间最快。A 独立请求B 计 数 器 定 时 查询C 菊花链D 10 CPU中跟踪指令后继地址的寄存器是（C）。A 地址寄存器B 指令计数器C 程序计数器D 指令寄存器11从信息流的传输速度来看，（A）系统工作效率最低。A 单总线B 双总线C 三总线D 多总线12单级中断系统中，CPU 一旦响应中断，立即关闭（C）标志，以防止本次中断服务结束前同级的其他中断源产生另一次中断进行干扰。A 中断允许B 中断请求C 中断屏蔽D DMA 请求13下面操作中应该由特权指令完成的是（B）。名师资料总结-精品资料欢迎下载-名师精心整理-第 2 页，共 46 页 -A 设置定时器的初值B 从用

4、户模式切换到管理员模式C 开定时器中断D 关中断14冯诺依曼机工作的基本方式的特点是（B）。A 多指令流单数据流B 按地址访问并顺序执行指令C 堆栈操作D 存贮器按内容选择地址15在机器数（B）中，零的表示形式是唯一的。A 原码B 补码C 移码D 反码16在定点二进制运算器中，减法运算一般通过（D）来实现。A 原码运算的二进制减法器B 补码运算的二进制减法器C 原码运算的十进制加法器D 补码运算的二进制加法器17某计算机字长 32 位，其存储容量为256MB，若按单字编址，它的寻址范围是（D）。A 064MB B 032MB C 032M D 064M 18主存贮器和 CPU 之间增加 cac

5、he 的目的是（A）。A 解决 CPU和主存之间的速度匹配问题B 扩大主存贮器容量C 扩大 CPU中通用寄存器的数量D 既扩大主存贮器容量，又扩大 CPU 中通用寄存器的数量19 单地址指令中为了完成两个数的算术运算，除地址码指明的一个操作数外，另一个常需采名师资料总结-精品资料欢迎下载-名师精心整理-第 3 页，共 46 页 -用（C）。A 堆 栈寻 址 方式B 立即寻址方式C 隐含寻址方式D 间接寻址方式20同步控制是（C）。A 只适用于CPU控制的方式B 只适用于外围设备控制的方式C 由统一时序信号控制的方式D 所有指令执行时间都相同的方式21描述 PCI 总线中基本概念不正确的句子是（

6、CD）。A PCI总线是一个与处理器无关的高速外围设备B PCI 总线的基本传输机制是猝发式传送C PCI 设备一定是主设备D 系统中只允许有一条 PCI总线22 CRT的分辨率为 10241024 像素，像素的颜色数为256，则刷新存储器的容量为（B）A 512KB B 1MB C 256KB D 2MB 23为了便于实现多级中断，保存现场信息最有效的办法是采用（B）。A 通用寄存器B 堆栈C 存储器D 外存24特权指令是由（C）执行的机器指令。A 中断程序B 用户程序C 操 作 系 统 核 心 程D I/O 程序名师资料总结-精品资料欢迎下载-名师精心整理-第 4 页，共 46 页 -序2

7、5虚拟存储技术主要解决存储器的（B）问题。A 速度B 扩大存储容量C 成本D 前三者兼顾26引入多道程序的目的在于（A）。A 充分利用 CPU，减少等待 CPU 时间B 提高实时响应速度C 有利于代码共享，减少主辅存信息交换量D 充分利用存储器27下列数中最小的数是（C）A（101001）2B（52）8C（101001）BCDD（233）1628某 DRAM 芯片，其存储容量为5128 位，该芯片的地址线和数据线的数目是（D）。A 8，512 B 512，8 C 18，8 D 19，8 29在下面描述的汇编语言基本概念中，不正确的表述是（D）。A 对 程序 员 的 训练要求来说，需要硬件知识B

8、 汇编语言对机器的依赖性高C 用汇编语言编写程序的难度比高级语言小D 汇编语言编写的程序执行速度比高级语言慢30交叉存储器实质上是一种多模块存储器，它用（A）方式执行多个独立的读写操作。名师资料总结-精品资料欢迎下载-名师精心整理-第 5 页，共 46 页 -A 流水B 资源重复C 顺序D 资源共享31寄存器间接寻址方式中，操作数在（B）。A 通用寄存器B 主存单元C 程序计数器D 堆栈32机器指令与微指令之间的关系是（A）。A 用若干条微指令实现一条机器指令B 用若干条机器指令实现一条微指令C 用一条微指令实现一条机器指令D 用一条机器指令实现一条微指令33描述多媒体 CPU 基本概念中，不

9、正确的是（CD）。A 多媒体CPU是带有 MMX技术的处理器B MMX是一种多媒体扩展结构C MMX指令集是一种多指令流多数据流的并行处理指令D 多媒体CPU是以超标量结构为基础的CISC机器34在集中式总线仲裁中，（A）方式对电路故障最敏感。A 菊花链B 独立请求C 计数器定时查询D 35流水线中造成控制相关的原因是执行（A）指令而引起。A 条件转移B 访内C 算逻D 无条件转移36 PCI 总线是一个高带宽且与处理器无关的标准总线。下面描述中不正确的是（B）。名师资料总结-精品资料欢迎下载-名师精心整理-第 6 页，共 46 页 -A 采用同步定时协议B 采用分布式仲裁策略C 具 有 自

10、动 配 置 能力D 适合于低成本的小系统37下面陈述中，不属于外围设备三个基本组成部分的是（D）。A 存储介质B 驱动装置C 控制电路D 计数器38中断处理过程中，（B）项是由硬件完成。A 关中断B 开中断C 保存 CPU 现场D 恢复 CPU 现场39 IEEE1394是一种高速串行I/O 标准接口。以下选项中，（D）项不属于 IEEE1394的协议集。A 业务层B 链路层C 物理层D 串行总线管理40运算器的核心功能部件是（B）。A 数据总线B ALU C 状 态 条 件 寄 存器D 通用寄存器41某单片机字长 32 位，其存储容量为4MB。若按字编址，它的寻址范围是（A）。A 1M B

11、4MB C 4M D 1MB 42某 SRAM 芯片，其容量为 1M 8 位，除电源和接地端外，控制端有E和 R/W#，该芯片的管脚引出线数目是（D）。A 20 B 28 C 30 D 32 名师资料总结-精品资料欢迎下载-名师精心整理-第 7 页，共 46 页 -43双端口存储器所以能进行高速读/写操作，是因为采用（D）。A 高速芯片B 新型器件C 流水技术D 两套相互独立的读写电路44 单地址指令中为了完成两个数的算术运算，除地址码指明的一个操作数以外，另一个数常需采用（C）。A 堆 栈寻 址 方式B 立即寻址方式C 隐含寻址方式D 间接寻址方式45为确定下一条微指令的地址，通常采用断定方

12、式，其基本思想是（C）。A 用程序计数器PC来产生后继微指令地址B 用 微 程 序 计 数 器 PC 来产生后继微指令地址C 通过微指令顺序控制字段由设计者指定或由设计者指定的判别字段控制产生后继微指令地址D 通过指令中指定一个专门字段来控制产生后继微指令地址简答+证明计算题+分析题+设计题36 设两个浮点数 N1=1 假设主存容量 16M 32 位3 设 x=-18，y=+49 刷新存储器（简称刷存名师资料总结-精品资料欢迎下载-名师精心整理-第 8 页，共 46 页 -2 指令和数据都用二进制5 图 1 所示的系统中50 一盘组共 11 片，记录面4 用定量分析方法证明多6 某计算机有图

13、2 所45 图 1 所示为传送（M 10 列表比较 CISC处理机7 参见图 1，这是一个11 设存储器容量为128M 8 已知 x=-00111 15 PCI总线中三种桥的13 机器字长 32 位，常规设17 画图说明现代计算12 有两个浮点数 N118 CPU 中有哪几类主9 图 2 所示为双总线结构24 简要总结一下，采用14某机的指令格式7 一台机器的指令系统15 图 1 为某机运算器框25 求证：-y 补=-y 补19 CPU 执行一段程序时，29 设由 S，E，M三个域组20 某机器单字长指令为30 画出单级中断处理21 一条机器指令的指令35 写出下表寻址方式22 CPU 的数据

14、通路如40 为什么在计算机系4 CPU执行一段程序时41 何谓指令周期？C 27 某计算机的存储系47 比较 cache 与虚存28 图 1 所示为双总线48 设N 补=anan-1a 31 某加法器进位链小名师资料总结-精品资料欢迎下载-名师精心整理-第 9 页，共 46 页 -名师资料总结-精品资料欢迎下载-名师精心整理-第 10 页，共 46 页 -1 假设主存容量 16M 32 位，Cache容量 64K 32 位，主存与 Cache之间以每块 432 位大小传送数据，请确定直接映射方式的有关参数，并画出内存地址格式。解：64 条指令需占用操作码字段（OP）6 位，源寄存器和目标寄存器

15、各4 位，寻址模式（X）2 位，形式地址（D）16 位，其指令格式如下：31 26 25 22 21 18 17 16 15 0 OP 目标源D 寻址模式定义如下：X=0 0 寄存器寻址操作数由源寄存器号和目标寄存器号指定X=0 1 直接寻址有效地址 E=(D)X=1 0 变址寻址有效地址 E=(Rx)D X=1 1 相对寻址有效地址 E=（PC）D 其中 Rx为变址寄存器（10 位），PC为程序计数器（20 位），位移量 D可正可负。该指令格式可以实现RR型，RS型寻址功能。2 指令和数据都用二进制代码存放在内存中，从时空观角度回答CPU 如何区分读出的代码是指令还是数据。解：计算机可以从时

16、间和空间两方面来区分指令和数据，在时间上，取指周期从内存中取出的是指令，而执行周期从内存取出或往内存中写入的是数据，在空间上，从内存中取出指令送控制器，而执行周期从内存从取的数据送运算器、往内存写入的数据也是来自于运算器。名师资料总结-精品资料欢迎下载-名师精心整理-第 11 页，共 46 页 -4 用定量分析方法证明多模块交叉存储器带宽大于顺序存储器带宽。证明：假设（1）存储器模块字长等于数据总线宽度（2）模块存取一个字的存储周期等于T.（3）总线传送周期为（4）交叉存储器的交叉模块数为m.交叉存储器为了实现流水线方式存储，即每通过时间延迟后启动下一模快，应满足 T=m,(1)交叉存储器要求

17、其模快数=m,以保证启动某模快后经过m 时间后再次启动该模快时，它的上次存取操作已经完成。这样连续读取 m个字所需要时间为t1=T+(m 1)=m+m =(2m 1)(2)故交叉存储器带宽为W1=1/t1=1/(2m-1)(3)而顺序方式存储器连续读取m个字所需时间为 t2=mT=m2 (4)存储器带宽为 W2=1/t2=1/m2 (5)比较(3)和(2)式可知，交叉存储器带宽 顺序存储器带宽。10 列表比较 CISC处理机和 RISC处理机的特点。比较内容CISC RISC 名师资料总结-精品资料欢迎下载-名师精心整理-第 12 页，共 46 页 -指令系统复杂、庞大简单、精简指令数目一般大

18、于 200 一般小于 100 指令格式一般大于 4 一般小于 4 寻址方式一般大于 4 一般小于 4 指令字长不固定等长可访存指令不加限定只有 LOAD/STORE 指令各种指令使用频率相差很大相差不大各种指令执行时间相差很大绝大多数在一个周期内完成优化编译实现很难较容易程序源代码长度较短较长控制器实现方式绝大多数为微程序控制绝大部分为硬布线控制软件系统开发时间较短较长名师资料总结-精品资料欢迎下载-名师精心整理-第 13 页，共 46 页 -11 设存储器容量为128M字，字长 64 位，模块数 m=8，分别用顺序方式和交叉方式进行组织。存储周期T=200ns，数据总线宽度为 64 位，总线

19、传送周期=50ns。问顺序存储器和交叉存储器的带宽各是多少？15 PCI总线中三种桥的名称是什么？简述其功能。解：PCI 总线有三种桥，即HOST/PCI桥（简称 HOST 桥），PCI/PCI桥，PCI/LAGACY桥。在 PCI总线体系结构中，桥起着重要作用：（1）它连接两条总线，使总线间相互通信。（2）桥是一个总线转换部件，可以把一条总线的地址空间映射到另一条总线的地址空间上，从而使系统中任意一个总线主设备都能看到同样的一份地址表。（3）利用桥可以实现总线间的猝发式传送。名师资料总结-精品资料欢迎下载-名师精心整理-第 14 页，共 46 页 -17 画图说明现代计算机系统的层次结构。P

20、13-14 5级高级语言级编译程序4级汇编语言级汇编程序3级操作系统级操作系统2级一般机器级微程序1级微程序设计级直接由硬件执行18 CPU 中有哪几类主要寄存器？用一句话回答其功能。解：A，数据缓冲寄存器（DR）；B，指令寄存器（IR）；C，程序计算器 PC；D，数据地址寄存器(AR)；通用寄存器（R0R3）；F，状态字寄存器（PSW）24 简要总结一下，采用哪几种技术手段可以加快存储系统的访问速度？内存采用更高速的技术手段，采用双端口存储器，采用多模交叉存储器25 求证：-y 补=-y补(mod 2n+1)证明：因为 x-y 补=x 补-y 补=x 补+-y 补名师资料总结-精品资料欢迎下

21、载-名师精心整理-第 15 页，共 46 页 -又因为x+y 补=x 补+y 补（mod 2 n+1）所以y 补=x+y 补-x 补又x-y 补=x+(-y)补=x 补+-y 补所以-y补=x-y补-x 补 y补+-y 补=x+y 补+x-y 补-x 补-x 补=0 故-y补=-y 补(mod 2n+1)29 设由 S，E，M三个域组成的一个32 位二进制字所表示的非零规格化数x，真值表示为 x(-1)s(1.M)2E-127 问：它所能表示的规格化最大正数、最小正数、最大负数、最小负数是多少？解：（）最大正数（）最小正数011 111 111 111 111 111 111 111 111

22、111 11 X=1+(1-2-23)2127 （）最小负数111 111 11 111 111 111 111 111 111 111 11 X=-1+(1-2-23)212730 画出单级中断处理过程流程图（含指令周期）。000 000 000 000 000 000 000 000 000 000 00 X=1.02-128（）最大负数00 000 000 000 000 000 000 000 000 000 00 X=-1.02-128名师资料总结-精品资料欢迎下载-名师精心整理-第 16 页，共 46 页 -35 写出下表寻址方式中操作数有效地址E的算法。序号寻址方式名称有效地址

23、E 说明1 立即A 操作数在指令中2 寄存器Ri 操作数在某通用寄存器Ri中3 直接D D为偏移量4 寄存器间接(Ri)(Ri)为主存地址指示器名师资料总结-精品资料欢迎下载-名师精心整理-第 17 页，共 46 页 -5 基址(B)B为基址寄存器6 基址偏移量(B)+D 7 比例变址偏移量(I)*S+D I 为变址寄存器，S比例因子8 基址变址偏移量(B)+(I)+D 9 基址比例变址偏移量(B)+(I)*S+D 10 相对（PC）+D PC为程序计数器40 为什么在计算机系统中引入DMA 方式来交换数据？若使用总线周期挪用方式，DMA 控制器占用总线进行数据交换期间，CPU 处于何种状态？

24、P253、254 为了减轻 cpu 对 I/O 操作的控制，使得cpu 的效率有了提高。可能遇到两种情况：一种是此时CPU 不需要访内，如CPU 正在执行乘法命令；另一种情况是，I/O 设备访内优先，因为I/O 访内有时间要求，前一个I/O 数据必须在下一个访内请求到来之前存取完毕。41 何谓指令周期？CPU 周期？时钟周期？它们之间是什么关系？指令周期是执行一条指令所需要的时间，一般由若干个机器周期组成，是从取指令、分析指令到执行完所需的全部时间。名师资料总结-精品资料欢迎下载-名师精心整理-第 18 页，共 46 页 -CPU 周期又称 机器周期，CPU 访问一次内存所花的时间较长，因此用

25、从内存读取一条指令字的最短时间来定义。一个指令周期常由若干 CPU 周期构成时钟周期是由CPU时钟定义的定长时间间隔，是CPU工作的最小时间单位，也称节拍脉冲或T 周期47 比较 cache 与虚存的相同点和不同点。相同点：（1）出发点相同；都是为了提高存储系统的性能价格比而构造的分层存储体系。（2）原理相同；都是利用了程序运行时的局部性原理把最近常用的信息块从相对慢速而大容量的存储器调入相对高速而小容量的存储器.不同点：（1）侧重点不同；cache 主要解决主存和 CPU 的速度差异问题；虚存主要是解决存储容量问题。（2）数据通路不同；CPU与 cache、主存间有直接通路；而虚存需依赖辅存

26、，它与CPU 间无直接通路。（3）透明性不同；cache 对系统程序员和应用程序员都透明；而虚存只对应用程序员透明。（4）未命名时的损失不同；主存未命中时系统的性能损失要远大于cache 未命中时的损失。48 设N 补=anan-1a1a0，其中 an是符号位。名师资料总结-精品资料欢迎下载-名师精心整理-第 19 页，共 46 页 -证明：当 N0，an=0,真值 N=N补=an-1a1a0=名师资料总结-精品资料欢迎下载-名师精心整理-第 20 页，共 46 页 -当 N0，an=1，N补=1 an-1a1a0依补码的定义,真值 N=N补2(n+1)=anan-1a1a02(n+1)=综合

27、以上结果有名师资料总结-精品资料欢迎下载-名师精心整理-第 21 页，共 46 页 -名师资料总结-精品资料欢迎下载-名师精心整理-第 22 页，共 46 页 -3 设 x=-18，y=+26，数据用补码表示，用带求补器的阵列乘法器求出乘积xy，并用十进制数乘法进行验证。解：符号位单独考虑：X为正符号用二进制表示为 0，Y为负值符号用 1 表示。【X】补=101110 【Y】补=011010 两者做乘法 1 0 0 1 0 x 1 1 0 1 0 -0 0 0 0 0 1 0 0 1 0 0 0 0 0 0 1 0 0 1 0 1 0 0 1 0 -1 1 1 0 1 0 1 0 0 结果化为

28、 10进制就是 468 符号位进行异或操作 0 异或 1 得 1 所以二进制结果为 1 1 1 1 0 1 0 1 0 0 化为十进制就是 -468 名师资料总结-精品资料欢迎下载-名师精心整理-第 23 页，共 46 页 -十进制检验：-18 x26=-468 5 图 1 所示的系统中，A、B、C、D四个设备构成单级中断结构，它要求 CPU 在执行完当前指令时转向对中断请求进行服务。现假设：TDC为查询链中每个设备的延迟时间；TA、TB、TC、TD分别为设备A、B、C、D的服务程序所需的执行时间；TS、TR分别为保存现场和恢复现场所需的时间；主存工作周期为TM；中断批准机构在确认一个新中断之

29、前，先要让即将被中断的程序的一条指令执行完毕。试问：在确保请求服务的四个设备都不会丢失信息的条件下，中断饱和的最小时间是多少？中断极限频率是多少？解：假设主存工作周期为TM，执行一条指令的时间也设为 TM。则中断处理过程和各时间段如图B17.3 所示。当三个设备同时发出中断请求时，依次处理设备A、B、C 的时间如下：tA=2TM+3TDC+TS+TA+TR（下标分别为A,M,DC,S,A,R）tB=2TM+2TDC+TS+TB+TR (下标分别为B,M,DC,S,B,R）tC=2TM+TDC+TS+TC+TR（下标分别为C,M,DC,S,C,R）名师资料总结-精品资料欢迎下载-名师精心整理-第

30、 24 页，共 46 页 -达到中断饱和的时间为：T=tA+tB+tC中断极限频率为：f=1/T 6 某计算机有图 2 所示的功能部件，其中 M为主存，指令和数据均存放在其中，MDR 为主存数据寄存器，MAR 为主存地址寄存器，R0R3为通用寄存器，IR 为指令寄存器，PC为程序计数器（具有自动加1 功能），C、D为暂存寄存器，ALU为算术逻辑单元，移位器可左移、右移、直通传送。(1)将所有功能部件连接起来，组成完整的数据通路，并用单向或双向箭头表示信息传送方向。(2)画出“ADD R1，（R2）”指令周期流程图。该指令的含义是将R1中的数与（R2）指示的主存单元中的数相加，相加的结果直通传送

31、至 R1中。(3)若另外增加一个指令存贮器，修改数据通路，画出的指令周期流程图。解：（1）各功能部件联结成如图所示数据通路：名师资料总结-精品资料欢迎下载-名师精心整理-第 25 页，共 46 页 -（2）此指令为 RS型指令，一个操作数在R1中，另一个操作数在R2为地址的内存单元中，相加结果放在R1中。移 位移位器D C PC aIR R3R2R1R0MAR M MDR ALU-+1（PC）MMDR IR，（PC）译码送当前指令地址到MAR 取当前指令到IR，PC+1，为取下条指令做好准备名师资料总结-精品资料欢迎下载-名师精心整理-第 26 页，共 46 页 -名师资料总结-精品资料欢迎下

32、载-名师精心整理-第 27 页，共 46 页 -7 参见图 1，这是一个二维中断系统，请问：在中断情况下，CPU 和设备的优先级如何考虑？请按降序排列各设备的中断优先级。若 CPU 现执行设备 C的中断服务程序，IM2，IM1，IM0 的状态是什么？如果 CPU 执行设备 H的中断服务程序，IM2，IM1，IM0 的状态又是什么？每一级的 IM 能否对某个优先级的个别设备单独进行屏蔽？如果不能，采取什么方法可达到目的？若设备 C一提出中断请求，CPU立即进行响应，如何调整才能满足此要求？解：(1)在中断情况下，CPU 的优先级最低。各设备优先级次序是:A-B-C-D-E-F-G-H-I-CPU

33、 名师资料总结-精品资料欢迎下载-名师精心整理-第 28 页，共 46 页 -(2)执行设备 B的中断服务程序时IM0IM1IM2=111；执行设备 D的中断服务程序时IM0IM1IM2=011。(3)每一级的 IM 标志不能对某优先级的个别设备进行单独屏蔽。可将接口中的BI（中断允许）标志清“0”，它禁止设备发出中断请求。(4)要使 C的中断请求及时得到响应，可将C从第二级取出，单独放在第三级上，使第三级的优先级最高，即令IM3=0即可。8 已知 x=-001111，y=+011001,求：x补，-x 补，y 补，-y 补；x+y,x-y,判断加减运算是否溢出。解：x 原=100111 x补

34、=1110001 -x补=0001111 y 原=0011001 y补=0011001 -y补=1100111 X+y=0001010 x-y=1011000 13 机器字长 32 位，常规设计的物理存储空间32M，若将物理存储空间扩展到256M，请提出一种设计方案。解：用多体交叉存取方案，即将主存分成8个相互独立、容量相同的模块M0，M1，M2，M7，每个模块 32M 32 位。它们各自具备一套地址寄存器、数据缓冲器，各自以等同的方式与CPU 传递信息，其组成如图0 8 名师资料总结-精品资料欢迎下载-名师精心整理-第 29 页，共 46 页 -12 有两个浮点数 N1=2j1S1,N2=2

35、j2S2，其中阶码用 4 位移码、尾数用8 位原码表示（含1 位符号位）。设j1=(11)2,S1=(+0.0110011)2,j2=(-10)2,S2=(+0.1101101)2，求 N1+N2，写出运算步骤及结果。解：(1)浮点乘法规则：N1N2=（2j1S1）（2j2 S2）=2（j1+j2）（S1S2）(2)码求和：j1+j2=0(3)尾数相乘：被乘数 S1 =0.1001，令乘数 S2=0.1011，尾数绝对值相乘得积的绝对值，积的符号位=0 0=0。按无符号阵乘法器运算得：N1N2=200.01100011（4）尾数规格化、舍入（尾数四位）N1N2=（+0.01100011）2=（

36、+0.1100）22（-01）2名师资料总结-精品资料欢迎下载-名师精心整理-第 30 页，共 46 页 -9 图 2 所示为双总线结构机器的数据通路，IR 为指令寄存器，PC为程序计数器（具有自增功能），M为主存（受 R/W#信号控制），AR为地址寄存器，DR为数据缓冲寄存器，ALU由加、减控制信号决定完成何种操作，控制信号 G控制的是一个门电路。另外，线上标注有小圈表示有控制信号，例中 yi表示 y 寄存器的输入控制信号，R1o为寄存器 R1的输出控制信号，未标字符的线为直通线，不受控制。“ADD R2,R0”指令完成(R0)+(R2)R0的功能操作，画出其指令周期流程图，假设该指令的地址

37、已放入 PC中。并在流程图每一个CPU周期右边列出相应的微操作控制信号序列。若将（取指周期）缩短为一个CPU 周期，请先画出修改数据通路，然后画出指令周期流程图。解：（1）“ADD R2，R0”指令是一条加法指令，参与运算的两个数放在寄存器R2和R0中，指令周期流程图包括取指令阶段和执行指名师资料总结-精品资料欢迎下载-名师精心整理-第 31 页，共 46 页 -令阶段两部分（为简单起见，省去了“”号左边各寄存器代码上应加的括号）。根据给定的数据通路图，“ADD R2，R0”指令的详细指令周期流程图下如图a 所示，图的右边部分标注了每一个机器周期中用到的微操作控制信号序列。（2）SUB减法指令

38、周期流程图见下图 b 所示。名师资料总结-精品资料欢迎下载-名师精心整理-第 32 页，共 46 页 -14某机的指令格式如下所示X为寻址特征位：X=00：直接寻址；X=01：用变址寄存器 RX1寻址；X=10：用变址寄存器 RX2寻址；X=11：相对寻址设(PC)=1234H,(RX1)=0037H,(RX2)=1122H（H代表十六进制数），请确定下列指令中的有效地址：4420H 2244H 1322H 3521H 解:1）X=00,D=20H,有效地址 E=20H 2)X=10,D=44H,有效地址 E=1122H+44H=1166H 3)X=11,D=22H,有效地址 E=1234H+

39、22H=1256H 4)X=01,D=21H,有效地址 E=0037H+21H=0058H 名师资料总结-精品资料欢迎下载-名师精心整理-第 33 页，共 46 页 -5）X=11,D=23H,有效地址E=1234H+23H=1257H 15 图 1为某机运算器框图，BUS1BUS3为 3 条总线，期于信号如 a、h、LDR0LDR3、S0S3等均为电位或脉冲控制信号。分析图中哪些是相容微操作信号？哪些是相斥微操作信号？采用微程序控制方式，请设计微指令格式，并列出各控制字段的编码表。解：1）相容微操作信号 LRSN 相斥微操作信号 a,b,c,d 2）当 24 个控制信号全部用微指令产生时，可

40、采用字段译码法进行编码控制，采用的微指令格式如下（其中目地操作数字段与打入信号段可结合并公用，后者加上节拍脉冲控制即可）。3位 3位 5位 4位 3位 2位 X 目的操作数源操作数运算操作移动操作直接控制判别下址字段编码表如下：目的操作数字段源操作数字段运算操作字段移位门字段直接控制字段名师资料总结-精品资料欢迎下载-名师精心整理-第 34 页，共 46 页 -001 a,LDR0010 b,LDR1011 c,LDR2100 d,LDR3001 e 010 f 011 g 100 h MS0S1S2S3L,R,S,N i,j,+1 19 CPU 执行一段程序时，cache 完成存取的次数为2

41、420 次，主存完成的次数为80 次，已知 cache 存储周期为 40ns，主存存储周期为 200ns，求 cache/主存系统的效率和平均访问时间。P94例 6 名师资料总结-精品资料欢迎下载-名师精心整理-第 35 页，共 46 页 -20 某机器单字长指令为32 位，共有 40 条指令，通用寄存器有128个，主存最大寻址空间为64M。寻址方式有立即寻址、直接寻址、寄存器寻址、寄存器间接寻址、基值寻址、相对寻址六种。请设计指令格式，并做必要说明。21 一条机器指令的指令周期包括取指（IF）、译码（ID）、执行（EX）、写回（WB）四个过程段，每个过程段1 个时钟周期 T完成。先段定机器指

42、令采用以下三种方式执行：非流水线（顺序）方式，标量流水线方式，超标量流水线方式。请画出三种方式的时空图，证明流水计算机比非流水计算机具有更高的吞吐率。P163 名师资料总结-精品资料欢迎下载-名师精心整理-第 36 页，共 46 页 -22 CPU 的数据通路如图1 所示。运算器中 R0R3为通用寄存器，DR为数据缓冲寄存器，PSW 为状态字寄存器。D-cache 为数据存储器，I-cache 为指令存储器，PC为程序计数器（具有加 1 功能），IR 为指令名师资料总结-精品资料欢迎下载-名师精心整理-第 37 页，共 46 页 -寄存器。单线箭头信号均为微操作控制信号（电位或脉冲），如LR0

43、表示读出 R0寄存器，SR0表示写入 R0寄存器。机器指令“STO R1,(R2)”实现的功能是：将寄存器R1中的数据写入到以（R2）为地址的数存单元中。请画出该存数指令周期流程图，并在CPU 周期框外写出所需的微操作控制信号。（一个CPU 周期含 T1T4四个时钟信号，寄存器打入信号必须注明时钟序号）名师资料总结-精品资料欢迎下载-名师精心整理-第 38 页，共 46 页 -27 某计算机的存储系统由 cache、主存和磁盘构成。cache的访问时间为 15ns；如果被访问的单元在主存中但不在cache中，需要用 60ns 的时间将其装入cache，然后再进行访问；如果被访问的单元不在主存中

44、，则需要10ms的时间将其从磁盘中读入主存，然后再装入cache 中并开始访问。若 cache 的命中率为 90%，主存的命中率为 60%，求该系统中访问一个字的平均时间。解：ta=90%tc+10%*60%(tm+tc)+10%*40%（tk+tm+tc）(m表示未命中时的主存访问时间；c 表示命中时的 cache访问时间；k 表示访问外存时间)28 图 1 所示为双总线结构机器的数据通路，IR 为指令寄存器，DM为数据存储器（受/R W信号控制），PC为程序计数器（具有自增功能），名师资料总结-精品资料欢迎下载-名师精心整理-第 39 页，共 46 页 -AR为地址寄存器，DR为数据缓冲寄

45、存器，ALU由加、减控制信号决定完成何种操作，控制信号G控制的是一个门电路。另外，线上标注有小圈表示有控制信号，例中 yi表示 y 寄存器的输入控制信号，R1o为寄存器 R1的输出控制信号，未标字符的线为直通线，不受控制。旁路器可视为三态门传送通路。“SUB R3，R0”指令完成030()()RRR的功能操作，画出其指令周期流程图，并列出相应的微操作控制信号序列，假设该指令的地址已放入PC中。若将“取指周期”缩短为一个CPU 周期，请在图上先画出改进的数据通路，然后在画出指令周期流程图。此时SUB指令的指令周期是几个CPU 周期?与第种情况相比，减法指令速度提高几倍？解：ADD 指令是加法指令

46、，参与运算的二数放在 R0和 R2中，相加结果放在R0中。指令周期流程图图 A3.3 包括取指令阶段和执行指令阶段两部分。每一方框表示一个CPU 周期。其中框内表示数据传送路径，框外列出微操作控制信号。，流程图见左31 某加法器进位链小组信号为C4C3C2C1，低位来的进位信号为C0，请分别按下述两种方式写出 C4C3C2C1 的逻辑表达式：串行进位方式并行进位方式解：（1）串行进位方式：C1=G1+P1 C0其中：G1=A1 B1，P1=A1B1 C2=G2+P2 C1 G2=A2 B2，P2=A2B2C3=G3+P3 C2 G3=A3 B3,P3=A3B3 C4=G4+P4 C3 G4=A

47、4 B4,P4=A4B4PC AR MDR R2Y DRIR R0X R0+R2R0取指执行PCo,GR/W=1R2o,G DRo,GR0o,G+，G名师资料总结-精品资料欢迎下载-名师精心整理-第 40 页，共 46 页 -(2)并行进位方式：C1=G1+P1 C0 C2=G2+P2 G1+P2 P1 C0 C3=G3+P3 G2+P3 P2 G1+P3 P2 P1 C0 C4=G4+P4 G3+P4 P3 G2+P4P3 P2 G1+P4 P3 P2 P1 C0 其中 G1G4，P1P4表达式与串行进位方式相同。36 设两个浮点数 N1=2j1S1,N2=2j2S2，其中阶码 3 位（移码

48、），尾数4 位，数符 1 位。设：j1=(-10)2,S1=(+0.1001)2j2=(+10)2,S2=(+0.1011)2求：N1N2，写出运算步骤及结果，积的尾数占4 位，按原码阵列乘法器计算步骤求尾数之积。解：因为 X+Y=2Ex（Sx+Sy）（Ex=Ey），所以求 X+Y要经过对阶、尾数求和及规格化等步骤。（1）对阶：J=ExEY=（-10）2（+10）2=（-100）2所以 ExEY，则 Sx右移 4 位，Ex+(100)2=(10)2=EY。SX右移四位后 SX=0.00001001，经过舍入后 SX=0001，经过对阶、舍入后，X=2（10）2（0.0001）2（2）尾数求和：

49、SX+SY00001（SX）名师资料总结-精品资料欢迎下载-名师精心整理-第 41 页，共 46 页 -+0.1011（SY）0.1100(SX+SY)结果为规格化数。所以：X+Y=2（10）2（SX+SY）=2（10）2（0.1100）2=（11.00）2 49 刷新存储器（简称刷存）的重要性能指标是它的带宽。实际工作中，显示适配器的几个功能部分要争取刷存的带宽。假设总带宽 50用于刷新屏幕，保留50带宽用于其他非刷新功能。(1)若显示工作方式采用分辨率为1024768，颜色深度为 3Byte，刷新频率为 72Hz，计算刷存总带宽应为多少？(2)为达到这样高的刷存带宽，应采取何种技术措施？解

50、：(1)因为刷新所需带宽分辨率每个像素点颜色深度刷新速率所以10247683B72/S=165888 KB/S=162 MB/S 刷新总带宽应为 162MB/S 100/50=324MB/S (2)为达到这样高的刷存带宽，可采取如下技术措施：使用高速 DRAM 芯片组成刷存刷存采用多体交叉结构刷存至显示控制器的内部总线宽度由位提高到位，甚至位刷存采用双端口存储器，将刷新端口与更新端口分开。名师资料总结-精品资料欢迎下载-名师精心整理-第 42 页，共 46 页 -50 一盘组共 11 片，记录面为 20 面，每面上外道直径为14 英寸，内道直径为10英寸，分 203 道。数据传输绿为 9830