2022年同步时序逻辑电路的习题数字逻辑推荐 .pdf
![资源得分’ title=](/images/score_1.gif)
![资源得分’ title=](/images/score_1.gif)
![资源得分’ title=](/images/score_1.gif)
![资源得分’ title=](/images/score_1.gif)
![资源得分’ title=](/images/score_05.gif)
《2022年同步时序逻辑电路的习题数字逻辑推荐 .pdf》由会员分享,可在线阅读,更多相关《2022年同步时序逻辑电路的习题数字逻辑推荐 .pdf(18页珍藏版)》请在淘文阁 - 分享文档赚钱的网站上搜索。
1、第五章同步时序逻辑电路的习题一、基本知识点1、时序逻辑电路的一般结构特点:a、有存储电路(记忆元件);有组合电路(特殊时可没有)b、包含反馈电路,电路功能与“时序”相关c、输出不仅与输入(X)有关,而且与存储状态(Y)有关分类:(1)Mealy 型ZF(X,Q)输出是电路的输入和现态的函数(注意输出与输入有直接关系)(2)Moore 型ZF(Q)输出仅仅是电路现态的函数(注意输出与输入没有 直接关系)同步时序逻辑电路:各触发器共用同一时钟信号,即电路中各触发器状态的转换时刻在统一时钟信号控制下同步发生。异步时序逻辑电路:电路没有统一的时钟信号对状态变化进行同步控制,输入信号的变化将直接引起电路
2、状态的变化。/本课程将较少讨论异步时序逻辑电路2、同步时序逻辑电路的描述注意:任一个同步时序逻辑电路的结构和功能可用3 组函数表达式完整地描述。(1)激励函数表达式:存储电路输入Y 与电路输入X 和现态 Q 之间的关系YF(X,Q)/现态 Q 就是上图存储电路原始的输出yk(2)次态函数表达式:电路的次态Qn+1与激励函数Y 和现态 Q 之间关系Qn+1F(Y,Q)/次态 Qn+1就是上图存储电路再次触发后的输出ykn+1(3)输出函数表达式:电路的输出Z 和输入 X 和当前现态Q 的关系Mealy 型ZF(X,Q)Moore型ZF(Q)输入信号输出信号X1 X2 Xn Z1 Z2 Zm 组合
3、逻辑电路存储电路ysy1Y1Yr过去输入现态现在输入输出输出所有输入现态名师资料总结-精品资料欢迎下载-名师精心整理-第 1 页,共 18 页 -状态表的格式Mealy 型Moore 型状态图的画法Mealy 型Moore 型3、同步时序逻辑电路分析(1)表格法的分析步骤a、根据电路写出输出表达式和激励函数表达式b、列出各自的激励矩阵,确定电路相应的次态c、作出给定电路的状态表和状态图d、拟定一个典型输入序列,画出时间图,描述此电路的功能(2)代数法的分析步骤a、根据电路写出输出表达式和激励函数表达式b、把激励函数代入次态方程,导出次态方程组c、根据此方程组,作出状态表和状态图d、拟定一个典型
4、输入序列,画出时间图,描述此电路的功能注意:上述两种分析方法的b、c 两步骤不同4、同步时序逻辑电路设计步骤:(1)形成原始的状态图和状态表yn+1/Z y 输入 X 次态/输出现 态次 态现 态Z yn+1y 输入 X 输 出yn+1y x/Z yn+1Z yn+1/Z x名师资料总结-精品资料欢迎下载-名师精心整理-第 2 页,共 18 页 -(2)对原始的状态进行化简,变成最简状态,降低电路复杂度和成本(3)把状态与二进制代码相对应,即决定触发器的个数(4)确定激励函数(对应触发器的种类)和输出函数(对应逻辑电路的种类),并画出逻辑电路图5、常用的时序电路(1)计数器周期性的状态循环按
5、进制 可分为:二进制计数器、BCD 码计数器、任意进制计数器(楼两种存在无效状态)按 时钟 输入方式:同步计数器、异步计数器按 趋势 可分为:加“1”计数器、减“1”计数器*同步二进制计数器(3 位数值,即3 个触发器)用 3 个 JK 触发器实现,电路图如下所示(输入端悬空为信号“1”)驱动方程J0 K0 1(Q0触发器的输入控制)J1 K1 Q0(Q1触发器的输入控制)J2 K2 Q0 Q1(Q2触发器的输入控制)输出方程Z(Q2 Q1 Q0)三个触发器的输出端原相直接输出输出波形如下所示说明:Q0触发器按时钟Cp 触发,每一个时钟Q0触发器翻转一次Q1触发器接收Q0触发器的原相输出,当Q
6、0原相输出为1 后才翻转一次Q2触发器接收Q0和 Q1原相输出相与之后的结果,只有前两者输出均为1 后才翻转一次?Cp?IK IJ Q2&Q0IK IJ?IK IJ Q1?Cp Q0Q1Q2001 010 011 100 101 110 111 000 名师资料总结-精品资料欢迎下载-名师精心整理-第 3 页,共 18 页 -*异步二进制计数器也用 3 个 JK 触发器实现,CR 为清零端,电路图如下所示(3 个 JK 触发器的输入端均悬空)驱动方程同上(略)输出波形如下所示(对比同步计数器,看看异同)注意:如反向输出则为加“1”计数(1)寄存器多个触发器的并行操作,可以暂存数据信息*数据寄存
7、器(4 位数值,即4 个触发器)用D 触发器来实现,电路图如下所示*移位寄存器(输入可并行亦可串行,输出可并行亦可串行)各位之间存在传递关系Cp Q0Q1Q2111 110 101 100 011 010 001?Q0IK IJ?Cp IK IJ Q1?IK IJ Q2?CR 悬空ID Q0ID Q1ID Q2ID Q3?Cp 数据输入端(存储4 位数据)ID Q0ID Q1ID Q2ID Q3?Cp 数据输入端(存储4 位数据)?名师资料总结-精品资料欢迎下载-名师精心整理-第 4 页,共 18 页 -*移位寄存器(各位之间存在传递关系,且首位和末位也存在传递关系)注意:前面示意的均为左移位
8、,如右移位,传递关系相反二、相关习题*填空题1、时序逻辑电路按其状态改变是否受统一定时信号控制,可分为()和()两种类型。2、一个同步时序逻辑电路可用()、()和()3 组函数表达式描述。3、Mealy 型时序逻辑电路的输出是()的函数,Moore 型时序逻辑电路的输出是()的函数。4、设最简状态表包含的状态数目为n,相应电路中的触发器个数为m,则 m 和 n 应满足关系()。5、一个 Mealy 型“0011”序列检测器的最简状态表中包含()个状态,电路中有()个触发器。6、某同步时序逻辑电路的状态表如下所示,若电路初始状态为A,输入序列x=010101,则电路产生的输出响应序列为()。现态
9、次态/输出x=0 x=1 A B/0 C/1 B C/1 B/0 C A/0 A/1 7、某同步时序逻辑电路的状态图如下所示,若电路的初始状态为A,则在输入序列11010010作用下的状态和输出响应序列分别为()和()。ID Q0ID Q1ID Q2ID Q3?Cp 数据输入端(存储4 位数据)?A B C 0/0 0/1 1/0 0/0 1/0 1/0 名师资料总结-精品资料欢迎下载-名师精心整理-第 5 页,共 18 页 -8、某某同步时序逻辑电路图如下所示,设电路现态y2y1=00,经过 3 个时钟脉冲后,电路的状态为()。*选择题(单选)1、下列触发器中,()不可作为同步时序逻辑电路的
10、存储器件。A.基本 R-S 触发器B.D 触发器C.J-K 触发器D.T 触发器2、构成一个模10 同步计数器,需要()触发器。A.3 个B.4 个C.5 个D.10 个3、实现同一功能的Mealy 型同步时序电路比Moore 型同步时序电路所需要的()。A.状态数目更多B.状态数目更少C.触发器更多D.触发器一定更少4、同步时序电路设计中,状态编码采用相邻编码法的目的是()。A.减少电路中的触发器B.提高电路速度C.提高电路可靠性D.减少电路中的逻辑门*判断题1、同步时序逻辑电路中的存储元件可以是任意类型的触发器。()2、若某同步时序逻辑电路可设计成Mealy 型或者 Moore 型,则采用
11、Mealy 型电路比采用Moore 型电路所需状态数目少。()3、实现同一功能的最简Mealy 型电路比最简Moore 型电路所需触发器数目一定更少。()4、最大等效类是指含状态数目最多的等效类。()5、同步时序逻辑电路设计中,状态编码采用相邻编码法是为了消除电路中的竞争。()6、根据最简二进制状态表确定输出函数表达式时,与所选触发器类型无关。()7、设计一个同步模5 计数器,需要5 个触发器。()8、同步时序逻辑电路中的无效状态是由于状态表没有达到最简导致的。()9、一个存在无效状态的同步时序逻辑电路是否具有自启动功能,取决于确定激励函数时对无效状态的处理。()y1IK IJ y2IK IJ
12、?Cp?“1”名师资料总结-精品资料欢迎下载-名师精心整理-第 6 页,共 18 页 -*分析及设计题1、状态图如下所示,指出该电路属于何种类型?实现什么功能?相应的电路中需要几个触发器?2、分析下图所示的逻辑电路,说明该电路的功能。3、分析下图所示的逻辑电路,设电路初始状态为“00”,输入序列为x=10011110110,作出输出响应序列,并说明电路功能。4、分析下图所示的逻辑电路,说明该电路的功能。00 01 11 10 状态 y2y11/0 0/0 0/0 0/0 1/0 1/0 1/0 0/1 输入 x/输出 Z?x?Cp y3IK IJ?y2IK IJ?&。?1。y1IK IJ“1”
13、y1&?y1IK IJ y2IK IJ?1。?&?Z Cp x 名师资料总结-精品资料欢迎下载-名师精心整理-第 7 页,共 18 页 -5、试作出“0101”序列检测器的最简Mealy 型状态表和Moore 型状态表。典型输入、输出序列为输入x 1 1 0 1 0 1 0 1 0 0 1 1 输出Z 0 0 0 0 0 1 0 1 0 0 0 0 6、化简如下所示的原始状态表现态次态/输出x=0 x=1 A B/0 C/0 B A/0 F/0 C F/0 G/0 D A/0 C/0 E A/0 A/1 F C/0 E/0 G A/0 B/1 7、用 D 触发器作为存储元件设计一个4 位串行输
14、入、并行输出的双向移位寄存器。该电路有一个数据输入端x 和一个控制输入端M。当 M=0 时,实现左移,数据从右端串行输入;当 M=1 时,实现右移,数据从左端串行输入。三、习题参考答案*填空题1、时序逻辑电路按其状态改变是否受统一定时信号控制,可分为(同步时序逻辑电路)和(异步时序逻辑电路)两种类型。2、一个同步时序逻辑电路可用(输出函数表达式)、(激励函数表达式)和(次态函数表达式)3 组函数表达式描述。3、Mealy 型时序逻辑电路的输出是(输入和状态变量)的函数,Moore 型时序逻辑电路的y2IK IJ。y2y1IK IJ。y1?=1?&1。&?1?Z Cp x“1”名师资料总结-精品
15、资料欢迎下载-名师精心整理-第 8 页,共 18 页 -输出是(状态变量)的函数。4、设最简状态表包含的状态数目为n,相应电路中的触发器个数为m,则 m 和 n 应满足关系(2m n 2m-1)。5、一个 Mealy 型“0011”序列检测器的最简状态表中包含(4)个状态,电路中有(2)个触发器。6、某同步时序逻辑电路的状态表如下所示,若电路初始状态为A,输入序列x=010101,则电路产生的输出响应序列为(001100)。现态次态/输出x=0 x=1 A B/0 C/1 B C/1 B/0 C A/0 A/1 7、某同步时序逻辑电路的状态图如下所示,若电路的初始状态为A,则在输入序列1101
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 2022年同步时序逻辑电路的习题数字逻辑推荐 2022 同步 时序 逻辑电路 习题 数字 逻辑 推荐
![提示](https://www.taowenge.com/images/bang_tan.gif)
限制150内