智能交通灯的设计及fpga毕业论文.docx

《智能交通灯的设计及fpga毕业论文.docx》由会员分享，可在线阅读，更多相关《智能交通灯的设计及fpga毕业论文.docx（29页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、2010届毕业生 毕业论文题 目: 智能交通灯的设计及其FPGA实现 院系名称： 国际学院 专业班级： 电子信息工程技术07级03班 学生姓名： 李鹏飞 学 号： 20073930320 指导教师： 付麦霞 教师职称： 讲师 2010 年 06 月 02 日I摘 要交通灯是城市交通监管系统的重要组成部分，对于保证机动车辆的安全运行，维持城市道路的顺畅起到了重要作用。随着车辆的日益增多，交通问题将日趋严重。 可通过多修建道路或限制车辆的办法来解决，但道路的增加是有限的，而限制车辆会使汽车及其相关产业受到压制。目前，发达国家的交通主要是向智能化交通方向发展。如给汽车装上导航仪等办法，充分利用电子设

2、备提高现有道路交通系统的运输能力。交通灯是管理城市交通的重要工具，交通灯对道路交通流的影响近年来引起广大学者的广泛注意。目前绝大部分交通灯其时间都是设定好的，不管是车流高峰还是低谷，红绿灯的时间都固定不变，还有一些交通灯能根据简单划分的时间段来调整时间，但控制起来都不是很灵活，这使得城市车流的调节不能达到最优。本论文在EDA技术的基础上，利用FPGA的相关知识设计了智能交通灯控制系统，可以根据实际情况对灯亮时间进行自由调整，整个设计系统通过Max+Plus软件进行了模拟仿真，并下载到FPGA器件中进行硬件的调试，验证了设计的交通信号灯控制电路完全可以实现预定的功能，具有一定的实用性。关键词：

3、智能交通灯 EDA技术 FPGA Max+Plus Title The design of Intelligent Traffic Lights based on FPGA AbstractThe traffic lights in urban traffic control system plays an important part of ensuring the safe operation of motor vehicles and played an important role in keeping smooth urban roads. With the increasing n

4、umber of vehicles, traffic problems will become increasingly serious. It could be solved by constracting more road or limite the travel of traffic, but the increase in the road limited will suppresse automotive industry. At present, the traffic in developed countries is mainly to intelligence traffi

5、c direction. Such as fiting a car with navigation systems and making full use of electronic equipment to improve the existing road transport system to deliver. Traffic light plays an important tool for urban traffic management and traffic lights on the impact of road traffic aroused wide attention o

6、f scholars in recent years. At present most of their time traffic lights are set and some traffic lights divide the time by a simple to adjust the time, but control them unflexible, which makes the regulation of urban traffic worse.This article in EDA technology design an intelligent traffic light c

7、ontrol system based on the use of FPGA-related knowledge.It could adjust freely according to the actual situation on the lights time This design of system used for simulation through the Max + Plus, and download to the FPGA hardware devices to debug .It could verify the design of the traffic light c

8、ontrol circuit can achieve the expected function and has a certain practicality.Keywords: Intelligent Traffic Lights EDA FPGA Max+Plus目 录1 绪论- 1 -1.1 智能交通的国内外发展状况- 1 -1.1.1 国内的研究现状- 1 -1.1.2 国外的研究现状- 2 -1.2 本课题的研究目的和意义- 4 -1.3 本文的主要工作- 4 -2 EDA相关知识介绍- 5 -2.1 FPGA概述- 5 -2.1.1 FPGA的基本结构- 5 -2.1.2FPGA编

9、程开发- 5 -2.1.3 FPGA设计流程- 6 -2.2 VHDL硬件描述语言- 8 -2.2.1 VHDL语言特点- 10 -2.2.2 VHDL语言的基本结构- 10 -2.2.3 结构体的描述方式- 11 -2.2.4 自上而下（TOP DOWN）的设计方法- 11 -2.3 MAX+PLUS II- 12 -2.3.1 Max+plus概述- 12 -2.3.2Max+plus设计过程- 13 -3 智能交通灯控制系统设计及主要功能模块设计与仿真- 15 -3.1 智能交通灯系统设计要求- 15 -3.2 智能交通灯系统整体设计- 15 -3.3 计数模块设计- 16 -3.4 控

10、制器模块的仿真设计- 18 -3.5 分位模块设计- 18 -结 论- 20 -致 谢- 21 -参 考 文 献- 22 -III编号：时间：2021年x月x日书山有路勤为径，学海无涯苦作舟页码：第- 25 -页 共29页1 绪论交通信号灯是交通信号中的重要组成部分，是道路交通的基本语言。交通信号灯由红灯（表示禁止通行）、绿灯（表示允许通行）、黄灯（表示警示）组成。道路交通信号灯是交通安全产品中的一个类别，是为了加强道路交通管理，减少交通事故的发生，提高道路使用效率，改善交通状况的一种重要工具。适用于十字、丁字等交叉路口，由道路交通信号控制机控制，指导车辆和行人安全有序地通行。城市交通信号控制

11、是通过对交通流量的调节以达到改善人和货物的安全运输，提高运营效率。交通系统是一个具有随机性、模糊性和不确定性的复杂系统，建立数学模型非常困难，有时甚至无法用现有的数学方法加以描述。目前大多采用的是自适应信号控制，它需要数学建模，且不考虑交通延误、停车次数等。所以经典控制法很难得到满意的效果。而智能控制是一种无须建立数学模型的控制方法，它能模仿有经验的交警指挥交通时的思路，达到很好的控制效果。当今世界各国的大城市无不存在着交通拥挤问题。目前我国汽车保有量约占世界的2，交通事故死亡人数却占到15左右。交通安全问题成为严重制约和谐社会建设的重要因素。道路交通系统的运行也正面临着极大挑战，道路交通安全

12、形势极其严峻。然而有限的土地和经济制约使得道路建设不可能达到相对满意的里程数，所以要求在不断扩张道路规模的同时，提高交通路网的通行能力。这就需要综合运用现代信息与通讯技术等手段来提高交通运输效率。智能交通系统ITS（Intelligent Transportation SystemITS）便是旨在对上述问题提出一些根本性解决方案。1.1 智能交通的国内外发展状况1.1.1 国内的研究现状随着公路交通运输的发展，交通拥挤、道路阻塞和交通事故频繁发生等问题越来越严重地困扰着世界各大城市。在我国，长期以来城市人均道路面积一直处于低水平状态，近十年有了较快发展，人均面积由2.8平方米上升到6.6平方米

13、。尽管其增长幅度较快，仍赶不上城市交通流量年均20%的增长速度。目前全国32个百万人口以上的大城市中，有27个城市的人均道路面积低于全国平均水平。另外，最近几年也是大城市机动车增长速度最快的年份，轿车、客车、面包车以及摩托车的增幅年均在15%以上。以广州为例，广州市近10年来机动车年均增长速度为17%，其中轿车为19%，摩托车为35%。相对于交通运输工具的飞速发展，我国交通配套设施建设明显滞后，道路安全网络、道路标识、交通指挥中心仍然不足。单独从车辆方面或道路方面考虑，均很难有效地解决交通问题。通过采用信息通信技术、电子技术以及其他科学技术把它们联系起来，并实现智能化的ITS才能解决根本问题，

14、交通信息化需要融合科技力量才能使目前的交通问题得到改善。我国城市交通信息化目前还处于起步阶段，无论是交通管理中心、信息服务中心的平台建设，还是交通工具的导航系统配备都不够完善，智能交通系统中的各部门、各环节之间的衔接、配合还存在问题。这些因素严重制约着我国城市交通信息化的发展。全国大中城市普遍存在着道路拥挤、车辆堵塞、交通秩序混乱的现象。概括起来，目前我们城市交通主要呈现出下列特点和问题：城市规模逐步扩大，运输压力沉重；机动车增长加快，道路容量不足；路网不合理，交通管理水平低下；公共交通萎缩，出行结构不合理.我国的ITS研究和实施起步较晚，90年代中期以来，在交通部的组织下，我国交通运输界的科

15、学家和工程技术人员开始跟踪ITS技术，并取得了长足进步。我国政府在继续加快基础建设的同时，已提出将智能交通作为我国未来交通运输领域发展的重要方向和优先领域予以重点支持。1998年1月交通部批准成立了国家智能交通系统工程研究中心，依托单位为交通部公路科学研究所。在交通部的组织下，该中心承担了部重点科研项目 智能交通系统发展战略研究。通过该项目的研究，提出我国智能交通系统发展的整体框架，为交通运输界提供指导性意见。在“十五”期间，由科学技术部牵头，国家智能交通系统工程技术研究中心承担、全国20余所高校和研究所参与的国家重大攻关项目“ITS体系框架”和“ITS标准体系及关键标准制定” 已经通过国家鉴

16、定。这将为我国顺利实施ITS打下良好的基础。从上不难看出我国政府对ITS产业的高度重视和大力支持，以及社会各界对此的关注和积极参与。发展类似于智能交通系统这样的高技术产业，是我国实施第三步战略部署的一个重要环节。从当今的国际政治经济发展趋势也不难看出，高技术产业已经成为当前世界经济发展的动力，成为世界大国争夺的战略制高点。高技术产业的发展水平，不但决定着国际竞争力的高低，而且决定着一个国家在世界经济中的分工地位，从而决定了在国际贫富两极分化中的国家前途。十五及以后一段时期，是我国经济社会发展的重要阶段，是进行经济结构战略性调整的关键时期，加快发展智能交通系统这样的高技术产业是经济结构战略性调整

17、的重要任务之一，所以国家对ITS产业的支持和重视将会持续下去并会不断加强。1.1.2 国外的研究现状从国际上智能交通系统的发展历史来看，各国普遍认为起步于6070年代的交通管理计算机化就是智能交通系统的萌芽。随着社会的发展和技术的进步，交通管理和交通工程逐步发展成智能交通系统，但是智能交通系统与原来意义上的交通管理和交通工程有着本质的区别，智能交通系统强调的是系统性、信息的交互性以及服务的广泛性，其核心技术是交通流理论、信息技术、通信技术、智能控制技术和系统工程等。智能交通系统目前在欧美等发达国家正得到广泛应用。据则，应用智能交通系统后，可有效提高效能运输效益，使交通拥挤降低20%，延误损失减

18、少10-25%，车祸降低50-80%，油料消耗减少30%。美国ITS发展状况：美国是应用ITS较为成功的国家之一。1995年3月，美国交通部出版了“国家智能交通系统项目规划”，明确规定了智能交纱统的7大领域和29个用户服务功能，并确定了到2005年的年度开发计划。7大领域包括：出行和交通管理系统，出行需求管理系统，公共交通运营系统，商用车辆运营系统，电子收费系统，应急管理系统，先进的车辆控制和安全系统。据报道，目前ITS在美国的应用已达80%以上。而且相关的产品也较先进。美国ITS应用在车辆安全系统（占51%），电子收费（占37%），公路及车辆管理系统（占28%），导航定位系统（占20%），商

19、业车辆管理系统（占14%）方面发展较快。美国联邦政府1990-1997年用于ITS研究开发的年度预算总计为12.935亿美元，20年发展规划投资预算约为400亿美元。美国政府要求将ITS的发展与建设纳入各级政府的基本投资计划之中，大部分资金由联邦、州和各级地方政府提供，也注重调动私营企业的投资积极性。日本ITS发展状况：日本早在1973年就开始了对智能交通系统的研究。日本ITS规划体系包括：先进的导航系统，安全辅助系统，交通管理最优化系统，道路交通管理高效化系统，公交支援系统，车辆运营管理系统，行人诱导系统和紧急车辆支援系统。日本的ITS主要应用在交通信息提供、电子收费、公共交通、商业车辆管理

20、以及紧急车辆优先等方面，目前在日本已有超过1800万人的汽车导航系统用户。日本政府1996-1997年用于ITS研究开发的预算为161亿日元，用于ITS实用化和基础设施建设的预算为1285亿日元。1996年，“推进ITS总体构想”推出了一个投资预算7.8兆日元的20年规划。日本走政府与民间企业相互合作的道路，如车辆信息通讯系统（VICS）的运作方式极大地调动了企业的积极性，加速了日本ITS的开发与应用。欧洲ITS发展状况：欧洲在ITS应用方面的进展介于日本和美国之间。目前正在进行Telematic的全面开发，计划在全欧洲建立专门的交通（以道路交通为主）无线数据通信网，并正在开发先进的出行信息服

21、务系统（ATIS），车辆控制系统（AVCS），商业车辆运行系统（ACVO），电子收费系统等。在20世纪80年代中期，欧洲10多个国家投资50多亿美元，旨在完善道路设施，提高服务水平。欧盟从1984年到1998年仅用于ITS共同研究开发项目的预算就达280亿欧洲货币单位。其他国家ITS发展状况：韩国ITS示范工程选在光州市，预计耗资100亿韩元，选取了交通感诮信号系统，公共车乘客信息系统，动态线路引导系统，自动化，及时播报系统，电子收费系统，停车预报系统，动态测重系统，ITS中心等9项内容；马来西亚ITS建设集中在多媒体超级走廊，从位于吉隆坡88层的国油双峰塔开始，南伸至雪邦新国际机场，达750

22、平方公里。目标是利用兆位光纤网络，把多媒体资讯城，国际机场，新联邦首都等大型基础设施联系起来；新加坡ITS建设集中在先进的城市交通管理系统方面，该系统除了具有传统功能，如信号控制，交通检测，交通诱导外，还包括用电子计费卡控制车流量。在高峰时段和拥挤路段还可以自动提高通行费，尽可能合理地控制道路的使用效率。1.2 本课题的研究目的和意义通过设计一个交通信号灯控制系统，从而锻炼自己的动手能力，深入了解一下交通灯的工作原理。综合应用微机原理等课程方面的知识，熟练掌握仿真系统的使用方法，达到提高综合应用相关知识的能力，掌握系统全部设计过程的目的。通过课程设计，熟练掌握汇编语言的编程方法，将理论联系到实

23、践中去，提高我们的动脑和动手的能力，提高我们的逻辑抽象能力。随着社会的发展，人们的消费水平不断的提高，私人车辆不断的增加。人多、车多道路少的道路交通状况已经很明显了。车辆的增加反映出了国家的整体进步，但是也给人民带来了其他的一些负面的影响。我国是13亿多人口的大国，到2006年，全国的机动车保有量超过了8000万，而全国公路通车总里程只有14.8万公里。静态比例为：人均车辆越0.5辆，而人均道路只有0.00011公里；每辆车均道路占有量约为0.002公里；且其中90%的道路属于机动车与非机动车和行人混杂。今后几年机动车辆数字还在急剧增加，道路超负荷承载，致使交通事故逐年增加。因此我们需要开发新

24、型的交通控制系统。1.3 本文的主要工作本文在EDA技术的基础上，利用FPGA的相关知识设计了交通灯控制系统，可以根据实际情况对灯亮时间进行自由调整，整个设计系统通过Max+Plus软件进行了模拟仿真，并下载到FPGA器件中进行硬件的调试，验证了设计的交通信号灯控制电路完全可以实现预定的功能，具有一定的实用性。2 EDA相关知识介绍2.1 FPGA概述2.1.1 FPGA的基本结构FPGA是高密度的PLD，其集成度可达3万门片以上。图2.1是Xilinx公司的FPGA，它由三种编程单元和一个用于存放编程数据的静态存储器构成。这三种可编程单元是IOB（InputOutput Block可编程输入

25、输出单元），CLB（Configurable Logic Block可编程逻辑单元）和IR（Interconnect Resource互连资源）。它们的工作状态全部由编程存储器中的数据设定。CLB提供用 户所需要的逻辑功能。由于这三部分都是可编程的，所以改变芯片的功能除了靠改变各CLB之间的连接，也可以通过改变各个CLB所实现的逻辑功能来完成。 FPGA中的编程信息将存储在专用的静态RAM中；RAM触发器的每一位，存储一个编程信息。系统上电时，编程信息就由外部传入到这些存储单元中， FPGA就可以按照这些信息来形成内部的构造和连接，以实现所需要的功能。图2.1 FPGA基本结构2.1.2FPG

26、A编程开发FPGA中有大量实现组合逻辑的资源，可以完成较大规模的组合逻辑电路设计，而其中相当数量的存储电路（触发器）又可完成复杂的时序逻辑电路设计。通过使用各种EDA工具，用原理图或硬件描述语言，可以很方便地将复杂的电路在FPGA中实现。像典型的数字系统分频器，数字钟，数字频率计等等都可用 FPGA完成。FPGA的开发系统包括软件和硬件两个部分。开发系统软件指专用的编程语言和相应的汇编程序或编译程序。开发系统硬件部分包括计算机和编程器。编程器是对FPGA进行写入和擦除的专用装置，能够提供写入或擦除操作所需要的电源电压和控制信号，并通过串行接口从计算机接收编程数据，最终写进FPGA之中。90年代

27、初Lattice首先推出了一种新型可编程逻辑器件ISPPLD（InSystemProgrammable PLD在系统可编程逻辑器件），将原属于编程器的写入擦除控制电路及高压脉冲发生电路集成于FPGA中，这样，在编程时就不必使用编程器，而且由于只需外加5V电压，所以不必将FPGA从系统中取出，从而实现“在系统”编程。FPGA设计主要分为设计输入、综合、功能仿真（前仿真）、设计实现、时序仿真（后仿真）、配置下载六个步骤。设计输入包括硬件描述语言HDL、状态图与原理图三种方式。对于简单的设计，可以使用原理图或ABEL进行设计；对于较复杂的设计，可以用行为描述语言（如VHDL语言）和原理图或二者结合进

28、行设计。功能仿真用来验证设计的逻辑功能；在设计的过程中，对部分功能或整个设计均可进行仿真。设计实现是指从设计输入文件到位流文件（只对FPGA而言）。在该过程中，经软件自动地对设计文件进行映射、布局、布线，产生相应的位流数据文件。时序仿真是在设计实现后，针对器件的布局、布线方案进行时延仿真和分析定时关系。2.1.3 FPGA设计流程FPGA设计人体分为设计输入、综合、功能仿真（前仿真）、实现、时序仿真（后仿真）、配置下载等六个步骤，设计流程如图2.2所示。下面分别介绍各个设计步骤。时序仿真时序分析配置器件仿真网表报告文件位流文件必要的修改设计实现设计综合功能仿真必要的修改设计输入图2.2 FPG

29、A设计流程图（1）设计输入设计输入包括使用硬件描述语言HDL、状态图与原理图输入三种方式。HDL设计方式是现今设计大规模数字集成电路的良好形式，除IEEE标准中VHDL与Verilog HDL两种形式外，尚有各自FPGA厂家推出的专用语言，如Quartus下的AHDL。HDL语言描述在状态机、控制逻辑、总线功能方面较强，使其描述的电路能特定综合器（如Synopsys公司的FPGA Compiler II或FPGA Express）作用下以具体硬件单元较好地实现；而原理图输入在顶层设计、数据通路逻辑、手工最优化电路等方面具有图形化强、单元节俭、功能明确等特点，另外，在Altera公司Quartu

30、s软件环境下，可以使用Momory Editor对内部memory进行直接编辑置入数据。常用方式是以HDL语言为主，原理图为辅，进行混合设计以发挥二者各自特色。通常，FPGA厂商软件与第三方软件设有接口，可以把第三方设计文件导入进行处理。如Quartus与Foundation都可以把EDIF网表作为输入网表而直接进行布局布线，布局布线后，可再将生成的相应文件交给第三方进行后续处理。（2）设计综合综合，就是针对给定的电路实现功能和实现此电路的约束条件，如速度、功耗、成本及电路类型等，通过计算机进行优化处理，获得一个能满足上述要求的电路设计方案。也就是是说，被综合的文件是HDL文件（或相应文件等）

31、，综合的依据是逻辑设计的描述和各种约束条件，综合的结果则是一个硬件电路的实现方案，该方案必须同时满足预期的功能和约束条件。对于综合来说，满足要求的方案可能有多个，综合器将产生一个最优的或接近最优的结果。因此，综合的过程也就是设计目标的优化过程，最后获得的结构与综合器的工作性能有关。FPGA Compiler II是一个完善的FPGA逻辑分析、综合和优化工具，它从HDL形式未优化的网表中产生优化的网表文件，包括分析、综合和优化三个步骤。其中，分析是采用Synopsys标准的HDL语法规则对HDL源文件进行分析并纠正语法错误；综合是以选定的FPGA结构和器件为目标，对HDL和FPGA网表文件进行逻

32、辑综合；而优化则是根据用户的设计约束对速度和面积进行逻辑优化，产生一个优化的FPGA网表文件，以供FPGA布局和布线工具使用，即将电路优化于特定厂家器件库，独立于硅持性，但可以被约束条件所驱动。利用FPGA Compiler II进行设计综合时，应在当前Project下导入设计源文件，自动进行语法分析，在语法无误并确定综合方式、目标器件、综合强度、多层保持选择、优化目标等设置后，即可进行综合与优化。在此可以将两步独立进行，在两步之间进行约束指定，如时钟的确定、通路与端口的延时、模块的算子共享、寄存器的扇出等。如果设计模型较大，可以采用层次化方式进行综合，先综合下级模块，后综合上级模块。在进行上

33、级模块综合埋设置下级模块为Dont Touch，使设计与综合过程合理化。综合后形成的网表可以以EDIF格式输出，也可以以VHDL或Verilog HDL格式输出，将其导入FPGA设计厂商提供的可支持第三方设计输入的专用软件中，就可进行后续的FPGA芯片的实现。综合完成后可以输出报告文件，列出综合状态与综合结果，如资源使用情况、综合后层次信息等。2.2 VHDL硬件描述语言VHDL是超高速集成电路硬件描述语言的英文字头缩写简称，其英文全名是Very-High Speed Integrated Circuit Hardware Description Language。它是在70-80年代中由美国

34、国防部资助的VHSIC(超高速集成电路)项目开发的产品，诞生于1982年。1987年底，VHDL被IEEE(The Institute of Electrical and Electronics Engineers)确认为标准硬件描述语言。自IEEE公布了VHDL的标准版本(IEEE std 1076-1987标准)之后，各EDA公司相继推出了自己的VHDL设计环境。此后，VHDL在电子设计领域得到了广泛的接受，并逐步取代了原有的非标准HDL。1993年，IEEE对VHDL进行了修订，从更高的抽象层次和系统描述能力上扩展VHDL的内容，公布了新版本的VHDL，即ANSI/IEEE std 10

35、76-1993版本。1996年IEEE 1076.3成为VHDL综合标准。VHDL主要用于描述数字系统的结构、行为、功能和接口，非常适用于可编程逻辑芯片的应用设计。与其它的HDL相比，VHDL具有更强的行为描述能力，从而决定了它成为系统设计领域最佳的硬件描述语言。强大的行为描述能力是避开具体的器件结构，从逻辑行为上描述和设计大规模电子系统的重要保证。就目前流行的EDA工具和VHDL综合器而言，将基于抽象的行为描述风格的VHDL程序综合成为具体的FPGA和CPLD等目标器件的网表文件已不成问题。VHDL语言在硬件设计领域的作用将与C和C+在软件设计领域的作用一样，在大规模数字系统的设计中，它将逐

36、步取代如逻辑状态表和逻辑电路图等级别较低的繁琐的硬件描述方法，而成为主要的硬件描述工具，它将成为数字系统设计领域中所有技术人员必须掌握的一种语言。VHDL和可编程逻辑器件的结合作为一种强有力的设计方式，将为设计者的产品上市带来创纪录的速度。VHDL（Very high speed integrated circuit Hardware Description Language）硬件描述语言从高于逻辑级的抽象层次上描述硬件的功能、信号连接关系及定时关系。VHDL的设计流程如下图2.3：总体方案编写HDL代码软件模拟综合：面向FPGA和ASIC网表硬件验证图2.3 VHDL的设计流程2.2.1 V

37、HDL语言特点目前数字系统的设计可以直接面向用户需求,根据系统的行为和功能要求,自上而下地逐层完成相应的描述、综合、优化、仿真与验证,直到生成器件,实现电子设计自动化。其中电子设计自动化EDA(即Electronic Design Automation)的关键技术之一就是可以用硬件描述语言(HDL)来描述硬件电路。VHDL (VHSIC Hardware Description Language)是用来描述从抽象到具体级别硬件的工业标准语言,它是由美国国防部在20世纪80年代开发的HDL,现在已成为IEEE承认的标准硬件描述语言。VHDL支持硬件的设计、验证、综合和测试,以及硬件设计数据的交换

38、、维护、修改和硬件的实现,具有描述能力强、生命周期长、支持大规模设计的分解和已有设计的再利用等优点。VHDL主要用于描述数字系统的结构、行为和功能,其程序结构特点是将一个电路模块或一个系统分成端口和内部功能算法实现两部分。对于一个电路模块或者数字系统而言,定义了外部端口后,一旦内部功能算法完成后,其他系统可以直接依据外部端口调用该电路模块或数字系统,而不必知道其内部结构和算法。VHDL的特点使得电子系统新的设计方法“自顶向下”设计方法更加容易实现。可以先对整个系统进行方案设计,按功能划分成若干单元模块,然后对每个单元模块进一步细分,直到简单实现的单元电路。2.2.2 VHDL语言的基本结构一个

39、完整的VHDL语言程序通常包含实体（Entity）、结构体（Architecture）、配置（Configuration）、包集合（Package）和库（Library）五个部分。（1）实体：实体说明部分是说明一个器件的外观视图，即从器件外部看到的器件外貌，其中包括器件的端口，同时也可以定义参数，并把参数从外部传入模块内部，主要用于描述所设计的系统的外部接口。（2）结构体：结构体是描述一个器件的内部视图，是次级设计单元。在其对应的初级设计单元实体说明被编译并且被并入设计库之后，它就可以单独地被并入该设计库。设计体描述一个设计的结构和行为，把一个设计的输入和输出之间的关系建立起来。一个设计可以有

40、多个结构，分别代表该器件的不同实现方案。根据对一个器件设计由抽象到具体的过程，可把结构体的描述方式分为三个层次：行为描述方式、寄存器传输描述方式（RTL）和结构描述方式。（3）库：库是经编译后的实体、结构体、包集合和配置的集合。使用库时总要在设计单元的前面予以说明。一旦说明，库中的数据对该设计单元就是可见的，从而共享已经编译过的设计结果。VHDL语言中存在的库大致有IEEE库、STD库、ASIC厂家提供的库、用户定义的库和现行作业库。（4）包集合：包集合属库中的一个层次，是一种可编译的源设计单元。它收集了VHDL语言中所用到的信号、常数、数据类型、函数和过程的说明等。用户可以构成一个包集合，用

41、以存放常数、数据类型、函数和过程，该包集合经编译后便自动加到WORK库中。使用库中的包集合时，在打开库后要用USE语句说明，例如：LIBRARY IEEE；USE IEEE.STD-LOGIC-1164.ALL；（5）配置：配置语句从一个库中为一个实体选择一个特定的结构体，是一种放在库中的被编辑单元，并有相应的配置名。通过配置技术，可以选取多种不同的结构体，以便对一个设计任务采用仿真工具进行多种配置的性能实验。另外，配置说明和规定的特性还可以用在多层描述中。2.2.3 结构体的描述方式在VHDL语言中，对结构体的三种描述方式从不同角度对硬件系统进行行为和功能的描述，体现了不同的建模方法。（1）

42、行为描述方式：行为描述是对系统的数学模型的抽象描述，它不考虑结构体是如何具体实现的。在程序中可以采用算术运算、关系运算、惯性延时和传输延时等难以或不能进行逻辑综合的VHDL语句。一般说，它主要用于系统数学模型的仿真或系统工作原理的仿真。（2）RTL描述方式：RTL是真正可以进行逻辑综合的描述方式，它介于行为描述和结构描述之间。通过对系统的寄存器和总线的描述来说明数据的传输方向，在仿真通过后利用逻辑综合工具产生门级网表，从而完成硬件设计。（3）结构体描述方式：结构体描述方式是在多层次的设计中，高层次的设计模块调用低层次的设计模块，或直接用门电路设计单元来构造一个复杂的逻辑电路的描述方法。它描述的

43、是子元件及之间的连线。它所描述的端口与硬件端口之间的对应关系要比行为描述的端口与硬件端口的对应关系更容易明白。它能提高设计效率，可以将现有的设计成功方便地用到新的设计中去。2.2.4 自上而下（TOP DOWN）的设计方法自上而下的设计方法是现代电子系统的新型设计策略，它从设计的总体要求出发，自上而下地逐步从系统数学模型的设计与仿真，到数据流级的设计与仿真，选择系统设计方案，最后完成系统硬件的整体设计。VHDL的自上而下的设计方法不仅体现在它的基本结构由描述外视特性的实体与描述内视行为和结构体构成，同一实体可以有一个以上的结构体，以便设计方案的选择，还体现在系统硬件设计过程的三个层次：行为级描

44、述与仿真、RTL级描述与仿真、逻辑综合与门级仿真。逻辑综合与所使用的逻辑综合工具有关，由逻辑综合优化工具生成具体的门级逻辑电路的EDIF（Electronic Design Interchange Format）网表。EDIF网表是一种标准接口，它是一个以ASCII字符为基础的中间互换格式，被大多数供应商提供的CAE/CAD系统所支持。半导体制造厂基于这种网表生成ASIC芯片的制造工艺，FPGA则基于这种网表生成用以配置FPGA芯片的位流文件。这三种仿真贯穿系统硬件设计的全过程，从而可以在系统设计早期发现设计中存在的问题，与传统的自上而下的后期仿真相比大大缩短系统的设计周期，并且利于方案的综合

45、评价与选取。这是用VHDL语言设计系统硬件所谓最突出的优点。2.3 MAX+PLUS II2.3.1 Max+plus概述本次设计选用的开发环境为美国ALTERA公司自行设计开发的EDA工具MAX+PLUS II，其全称为Multiple Array Matrix and Programmable Logic User Systems。Max+plus是Altera公司提供的FPGA/CPLD开发集成环境，Altera是世界上最大可编程逻辑器件的供应商之一。Max+plus界面友好，使用便捷，被誉为业界最易用易学的EDA软件。在Max+plus上可以完成设计输入、元件适配、时序仿真和功能仿真、

46、编程下载整个流程，它提供了一种与结构无关的设计环境，是设计者能方便地进行设计输入、快速处理和器件编程。Max+plus开发系统的特点（1）开放的界面：Max+plus支持与Cadence，Exemplarlogic，Mentor Graphics，Synplicty，Viewlogic和其它公司所提供的EDA工具接口。（2）与结构无关：Max+plus系统的核心Complier支持Altera公司的FLEX10K、FLEX8000、FLEX6000、MAX9000、MAX7000、MAX5000和Classic可编程逻辑器件，提供了世界上唯一真正与结构无关的可编程逻辑设计环境。（3）完全集成化

47、：Max+plus的设计输入、处理与较验功能全部集成在统一的开发环境下，这样可以加快动态调试、缩短开发周期。（4）丰富的设计库：Max+plus提供丰富的库单元供设计者调用，其中包括74系列的全部器件和多种特殊的逻辑功能（Macro-Function）以及新型的参数化的兆功能（Mage-Function）。（5）模块化工具：设计人员可以从各种设计输入、处理和较验选项中进行选择从而使设计环境用户化。（6）硬件描述语言（HDL）：Max+plus软件支持各种HDL设计输入选项，包括VHDL、Verilog HDL和Altera自己的硬件描述语言AHDL。7、Opencore特征Max+plus软件具有开放核的特点，允许设计人员添加自己认为有价值的宏函数。2.3.2 Max+plus设计过程（1）设计流程使用Max+plus软件设计流程由以下几部分组成。如图2.4所示。设计输入：可以采用原理图输入、HDL语言描述、EDIF网表输入及波形输入等几种