电子技术基础 数字部分第六 康华光逻辑门电路共节.pptx

《电子技术基础 数字部分第六 康华光逻辑门电路共节.pptx》由会员分享，可在线阅读，更多相关《电子技术基础 数字部分第六 康华光逻辑门电路共节.pptx（96页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、教学基本要求：教学基本要求：1、了解半导体器件的开关特性。了解半导体器件的开关特性。2、熟熟练练掌掌握握基基本本逻逻辑辑门门（与与、或或、与与非非、或或非非、异异或或门）、三态门、门）、三态门、OD门（门（OC门）和传输门的逻辑功能。门）和传输门的逻辑功能。3、学会门电路逻辑功能分析方法。学会门电路逻辑功能分析方法。4、掌握掌握逻辑门的主要参数及在应用中的接口问题。逻辑门的主要参数及在应用中的接口问题。3.逻辑门电路第1页/共96页3.1 逻辑门电路简介 各种逻辑门电路系列简介 开关电路第2页/共96页1、逻辑门逻辑门:实现基本逻辑运算和常用逻辑运算的单元电路。实现基本逻辑运算和常用逻辑运算的

2、单元电路。2、逻辑门电路的分类逻辑门电路的分类二极管门电路二极管门电路三极管门电路三极管门电路TTL门电路门电路MOS门电路门电路PMOS门门CMOS门门逻辑门电路逻辑门电路分立门电路分立门电路集成门电路集成门电路NMOS门门各种逻辑门电路系列简介BiCMOS门电路门电路第3页/共96页1.CMOS集成电路:广泛应用于超大规模、甚大规模集成电路 4000系列74HC 74HCT74VHC 74VHCT速度慢与TTL不兼容抗干扰功耗低74LVC 74AUC速度加快与TTL兼容负载能力强抗干扰功耗低速度两倍于74HC与TTL兼容负载能力强抗干扰功耗低低(超低)电压速度更加快负载能力强抗干扰功耗低

3、74系列74LS系列74AS系列 74ALS2.TTL 集成电路:广泛应用于中大规模集成电路数字集成电路简介第4页/共96页逻辑变量取值0或1，对应电路中电子器件的“闭合”与“断开”。开关电路 (a)输出逻辑1 (b)输出逻辑0MOS管或BJT管可以作为开关。第5页/共96页3.2 基本CMOS逻辑门电路 MOS管及其开关特性 CMOS反相器 其他基本CMOS逻辑门电路 CMOS传输门第6页/共96页CMOS门电路是以门电路是以MOS管为开关器件。管为开关器件。MOS管的分类：管的分类：N沟道沟道P沟道沟道P P沟道沟道N沟道沟道MOS增强型增强型耗尽型耗尽型 MOS管及其开关特性第7页/共9

4、6页1.N沟道沟道增强型增强型MOS管的结构和工作原理管的结构和工作原理MOS管的分类：管的分类：源极源极栅极漏极漏极p-型半导体型半导体n-型半导体型半导体符号第8页/共96页1.N沟道增强型MOS管的结构和工作原理(1)VGS 控制沟道的导电性o vGS=0,vDS0,等效背靠背连接的两个二极管,iD0。o vGS0,建立电场 反型层 vDS0,iD 0。o 沟道建立的最小 vGS 值称为开启电压 VT.第9页/共96页1.N沟道增强型MOS管的结构和工作原理(2)VGS 和VDS共同作用o vGS VT,vDS0,靠近漏极的电压减小。o当VGS VT,iD 随VDS增加几乎成线性增加。o

5、 当vDS vGD=(vGSvDS)VT,漏极处出现夹断。o 继续增加VDS 夹断区域变大，iD 饱和。第10页/共96页2.N沟道增强型MOS管的输出特性和转移特性输出特性分为o 截止区：o 可变电阻区：沟道产生，iD 随vDS线性增加，rds为受vGS控制可变电阻。o 饱和区：(a)输出特性曲线（b）转移特性曲线第11页/共96页3.其他类型的MOS管(1)P沟道增强型MOS管o 结构与NMOS管相反。o vGS、vDS 电压极性与NMOS管相反。o 开启电压vT为负值(2)N沟道耗尽型MOS管o 绝缘层掺入正离子，使衬底表面形成N沟道。o vGS电压可以是正值、零或负值。o vGS达到某

6、一负值vP，沟道被夹断，iD=0。第12页/共96页(2)N沟道耗尽型MOS管 N沟道耗尽型MOS管符号如图。(3)P沟道耗尽型MOS管结构与N沟道耗尽型MOS管相反。符号如图所示。第13页/共96页4.MOS管开关电路：MOS管工作在可变电阻区，输出低电平:MOS管截止，输出高电平当I VT第14页/共96页pMOS管相当于一个由vGS控制的无触点开关。MOS管工作在可变电阻区，相当于开关“闭合”，输出为低电平。MOS管截止，相当于开关“断开”，输出为高电平。p当I 为低电平时：p当I为高电平时：第15页/共96页p由于MOS管栅极、漏极与衬底间电容，栅极与漏极之间的电容存在，电路在状态转换

7、之间有电容充、放电过程。p输出波形上升沿、下降沿变得缓慢。5.MOS管开关电路的动态特性第16页/共96页 CMOS 反相器反相器1.1.工作原理工作原理+VDD+5VD1S1vivOTNTPD2S20V+5VvivGSNvGSPTNTPvO0 V 0V 5V截止导通 5V5 V5V 0V导通截止0 VVTN=2 VVTP=2 V逻辑图逻辑表达式vi(A)0vO(L)1逻辑真值表10AL第17页/共96页 第一，vI是高电平还是低电平，TN和TP中总是一个导通而另一个截止。CMOS反相器的静态功耗几乎为零。第二，MOS管导通电阻低，截止电阻高。使充、放电时间常数小，开关速度更快，具有更强的带负

8、载能力。第三，MOS管的，IG0，输入电阻高。理论上可以带任意同类门，但负载门输入杂散电容会影响开关速度。CMOS反相器的重要特点：第18页/共96页2.电压传输特性和电流传输特性VTN电压传输特性电流传输特性第19页/共96页(Transfer characteristic)3.输入逻辑电平和输出逻辑电平05VIN/VVOUT/V5VIHminVILmax输入高电平输入低电平无定义输出高电平05VIN/VVOUT/V5VIHminVILmaxVOHminVOLmax输出低电平无定义输出高电平的下限值 VOH(min)输入低电平的上限值 VIL(max)输入高电平的下限值 VIL(min)输出

9、低电平的上限值 VOH(max)第20页/共96页4.CMOS反相器的工作速度在由于电路具有互补对称的性质，它的开通时间与关闭时间是相等的。平均延迟时间小于10 ns。带电容负载第21页/共96页A BTN1 TP1 TN2 TP2L0 00 11 01 1截止截止 导通导通 截止截止导通导通 导通导通导通导通导通导通截止截止截止截止导通导通截止截止截止截止截止截止 截止截止导通导通导通导通1110与非门与非门1.CMOS 与与非门非门vA+VDD+5VTP1TN1TP2TN2ABLvBvL(a)电路结构(b)工作原理VTN=2 VVTP=2 V0V5VN输入的与非门的电路?输入端增加有什么问

10、题?其他基本其他基本CMOS 逻辑门电路逻辑门电路AB第22页/共96页或非门或非门2.2.CMOS 或或非门非门+VDD+5VTP1TN1TN2TP2ABLA B TN1 TP1 TN2 TP2L0 00 11 01 1截止截止导通导通截止截止导通导通 导通导通导通导通导通导通截止截止截止截止导通导通截止截止截止截止截止截止截止截止导通导通导通导通10000V5VVTN=2 VVTP=2 VN输入的或非门的电路的结构?输入端增加有什么问题?AB第23页/共96页例：分析CMOS电路，说明其逻辑功能。=AB 异或门电路第24页/共96页传输门(双向模拟开关)1.传输门的结构及工作原理电路逻辑符

11、号I/Oo/IC等效电路第25页/共96页1、传输门的结构及工作原理 设TP:|VTP|=2V，TN:VTN=2V，I的变化范围为0到+5V。0V+5V0V到+5VGSN0,TP截止1）当c=0，c=1时c=0=0V，c=1=+5V第26页/共96页C TP vO/vI vI/vO+5V 0V TN C+5V0VGSP=0V (2V+5V)=2V 5VGSN=5V (0V+3V)=(52)V b、I=2V5VGSNVTN,TN导通a、I=0V3VTN导通，TP导通GSP|VT|,TP导通C、I=2V3V2）当c=1，c=0时第27页/共96页(1)传输门组成的异或门B=0TG1断开,TG2导通

12、 L=AB=12.传输门的应用TG1导通,TG2断开 L=A第28页/共96页(2)传输门组成的数据选择器C=0TG1导通,TG2断开 L=XTG2导通,TG1断开 L=YC=12.传输门的应用第29页/共96页3.3 CMOS逻辑门电路的不同输出结构及参数 CMOS逻辑门电路的保护和缓冲电路 CMOS漏极开路和三态门电路 CMOS逻辑门电路的重要参数第30页/共96页输入保护电路和缓冲电路输入保护电路和缓冲电路采用缓冲电路能统一参数，使不同内部逻辑集成逻辑门电路采用缓冲电路能统一参数，使不同内部逻辑集成逻辑门电路具有相同的输入和输出特性。具有相同的输入和输出特性。第31页/共96页1.1.输

13、入端保护电路输入端保护电路:(1)0 vI VDD+vDF 二极管导通电压：二极管导通电压：vDF(3)vI 3.3V。两系列VI(min)均为0V，考虑保护二极管作用，VI(min)=-0.5V。1.各种门电路输入或输出电压的极值第76页/共96页（2）输出电压极值VO(max)和VO(min)有些逻辑门电路允许VO超过VDD，有些不允许。74HC和AHC系列最大输入VO(max)=VDD+0.5V，不能超过VDD。74LVC系列VO(max)=6.5V。采用VDD=3.3V时,允许VO3.3V,只要小于6.5V即可。1.各种门电路输入或输出电压的极值第77页/共96页负载器件所要求的输入电

14、压VOH(min)VIH(min)VOL(max)VIL(max)2.各种门电路电压兼容性和电流匹配性问题VOH(min)vO VOL(max)vIVIH(min)VIL(max)第78页/共96页灌电流IIL拉电流IIH对负载器件提供足够大的拉电流和灌电流 IOH(max)IIH(total)IOL(max)IIL(total)101n个个010n个个IOHIIHIILIOL第79页/共96页驱动电路必须能为负载电路提供足够的驱动电流 驱动电路 负载电路1、）VOH(min)VIH(min)2、）VOL(max)VIL(max)4、）IOL(max)IIL(total)驱动电路必须能为负载电

15、路提供合乎相应标准的高、低电平 IOH(max)IIH(total)3、）第80页/共96页图中给出了各个系列在给定电源电压下四个逻辑电平参数第81页/共96页3、5V CMOS门驱动3.3V CMOS门VOH（min)=4.4V VOL(max)=0.5V3.3V CMOS门系列 VIH(min)=2V VIL(max)=0.8VIOH（max)=20AIIH（max)=5AVOH(min)VIH(min)VOL(max)VIL(max)带拉电流负载输出、输入电压带灌电流负载已知：5V CMOS门系列IOL（max)=20AIIL（max)=5 A，IOH(max)IIH(total)IOL

16、(max)IIL(total)当负载门个数n小于4第82页/共96页4.3.3V CMOS门驱动5V CMOS门式2、3、4、都能满足，但式1 VOH(min)VIH(min)不满足采用外接上拉电阻。（IO：驱动门输出级截止管的漏电流）VOH（min)=2.4V VOL(max)=0.4V5V CMOS门系列 VIH(min)=3.5V VIL(max)=1.5VIOH（max)=0.1mAIIH（max)=5A已知：3.3V CMOS门系列IOL（max)=0.1mAIIL（max)=5 A，第83页/共96页5.低电压CMOS电路之间的接口 不同系列逻辑电路之间接口，通常采用专门的逻辑电平

17、转换器，如图所示。VDDA和VDDB分别为两种系列逻辑电路的电源电压。第84页/共96页1.用门电路直接驱动显示器件门电路带负载时的接口电路门电路的输入为低电平，输出为高电平时，LED发光当输入信号为高电平，输出为低电平时,LED发光 第85页/共96页解：LED正常发光需要几mA的电流，并且导通时的压降VF为1.6V。根据表查得，当VCC=5V时，VOL=0.1V，IOL(max)=4mA。因此ID取值不能超过4mA。限流电阻的最小值为例 试用74HC04六个CMOS反相器中的一个作为接口电路，使门电路的输入为高电平时，LED导通发光。第86页/共96页2.机电性负载接口用各种数字电路来控制

18、机电性系统的功能,而机电系统所需的工作电压和工作电流比较大。要使这些机电系统正常工作，必须扩大驱动电路的输出电流以提高带负载能力，而且必要时要实现电平转移。如果负载所需的电流不特别大，可以将两个反相器并联作为驱动电路，并联后总的最大负载电流略小于单个门最大负载电流的两倍。如果负载所需的电流比较大，则需要在数字电路的输出端与负载之间接入一个功率驱动器件。第87页/共96页1.多余输入端的处理措施抗干扰措施以不改变电路工作状态及稳定可靠为原则。一是与其他输入端并接，二是直接接电源或地。与门、与非门输入端接电源。或门、或非门输入端接地。在直流电源和地之间接去耦合滤波电容，滤除干扰信号。2.去耦合滤波

19、电容将电源地和信号地、模拟和数字地分开。印刷版的连线尽量短,以去除寄生干扰。3.接地和安装工艺第88页/共96页传统封装的2输入与非门小尺寸逻辑和宽总线系列相比传统逻辑器件，小尺寸逻辑芯片体积更小。它是作为大规模可编程逻辑器件的补充或接口。用来修改或完善大规模集成芯片之间连线或外围电路连线。小尺寸逻辑封装的2输入与非门 1.小尺寸逻辑电路第89页/共96页宽总线是指将多个相同的单元电路封装在一起，以减少体积、改善电路性能，满足计算机、信息传输等设备的总线传输需求。2.宽总线电路使能使能输入输入A输出输出YLHLLLHH高阻高阻74AUC16240内部有16个三态输出缓冲器，分成4组，如图(下一

20、页)。使用时，可连成16位、两组8位或其他形式。74AUC16240功能表第90页/共96页 2.宽总线电路74AUC16240第91页/共96页3.9 用VerilogHDL描述CMOS门电路 用VerilogHDL对MOS管构成的电路建模，称为开关级建模，是最底层的描述。用关键词nmos、pmos定义NMOS、PMOS管模型。rnmos、rpmos定义输入与输出端存在电阻的NMOS、PMOS管模型。关键词supply1、supply0分别定义了电源线和地线。门电路的Verilog建模第92页/共96页1、设计举例module NAND2(L,A,B);/IEEE 13641995 Synt

21、axinput A,B;/输入端口声明 output L;/输出端口声明 supply1 Vdd;supply0 GND;wire W1;/将两个NMOS管之间的连接点定义为W1 pmos(L,Vdd,A);/PMOS管的源极与Vdd相连 pmos(L,Vdd,B);/两个PMOS管并行连接 nmos(L,W1,A);/两NMOS管串行连接 nmos(W1,GND,B);/NMOS管的源极与地相连endmodule 试用Verilog语言的开关级建模描述CMOS与非门。说明部分电路描述第93页/共96页 用关键词cmos定义传输门模型。cmos C1(输出信号,输入信号,TN管控制信号,TP管

22、控制信号);传输门电路的Verilog建模module mymux2to1(A,B,L);/IEEE 13641995 Syntax input A,B;/输入端口声明 output L;/输出端口声明 wire Anot,Bnot;/声明模块内部的连接线 inverter V1(Anot,A);/调用底层模块inverter，见下一页 inverter V2(Bnot,B);cmos(L,Anot,B,Bnot);/调用内部开关元件 cmos(L,A,Bnot,B);/(output,input,ncontrol,pcontrol)endmodule例：用Verilog语言的开关级建模描述下列异或门。第94页/共96页/CMOS反相器module inverter(Vo,Vi);/IEEE 13641995 Syntax input Vi;/输入端口声明 output Vo;/输出端口声明 supply1 Vdd;supply0 GND;pmos(Vo,Vdd,Vi);/实例化，调用内部开关元件 nmos(Vo,GND,Vi);/(漏极,源极,控制栅极)endmodule 第95页/共96页感谢您的观看！第96页/共96页