第05章存储器PPT讲稿.ppt

《第05章存储器PPT讲稿.ppt》由会员分享，可在线阅读，更多相关《第05章存储器PPT讲稿.ppt（183页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、第05章存储器1第1页，共183页，编辑于2022年，星期一总目录 第第5章章 存储器系统存储器系统 存储器概述 SRAM存储器 DRAM存储器 只读存储器 存储器扩展综合2第2页，共183页，编辑于2022年，星期一5.15.1存储器概述存储器概述5.1.15.1.1存储器的分类存储器的分类5.1.25.1.2主要性能指标主要性能指标5.1.35.1.3内存的一般结构内存的一般结构3第3页，共183页，编辑于2022年，星期一5.1.1 5.1.1 存储器的分类存储器的分类存储器存储器是计算机系统中用来存放程序程序和数据数据的装置，叫存储器。英文单词是Memory、Storage。在现代计算

2、机中，内部存储器处于重要的在现代计算机中，内部存储器处于重要的地位。地位。存储器以二进制保存数据。存储器以二进制保存数据。4第4页，共183页，编辑于2022年，星期一5.1.1 5.1.1 存储器的分类存储器的分类（续）（续）存储器存储器主存储器主存储器辅助存储器辅助存储器 RAMROMSRAMDRAMROMPROMEPROMEEPROM硬盘硬盘光盘光盘U 盘盘（内存）（内存）（外存）（外存）5第5页，共183页，编辑于2022年，星期一1.1.按存储介质分为：按存储介质分为：2.2.按按存储内容可变性存储内容可变性分为：分为：5.1.1 5.1.1 存储器的分类存储器的分类（续）（续）半导

3、体存储器半导体存储器常作主存常作主存 磁表面存储器磁表面存储器磁带磁带,磁盘磁盘 光存储器光存储器光盘光盘 随机存储器随机存储器(RAM)(RAM)既能读出又能写入既能读出又能写入 只读存储器只读存储器(ROM)(ROM)只能读出不能写入只能读出不能写入Random Access MemoryRead Only Memory6第6页，共183页，编辑于2022年，星期一3.3.按按RAM工艺又分为：工艺又分为：4.4.MOS型型RAM又分为：又分为：双极型双极型RAMRAM 双极型随机存储器双极型随机存储器 MOS型型RAM金属氧化物金属氧化物型随机存储器型随机存储器 静态静态RAM(SRAM

4、)RAM(SRAM)静态随机存储器静态随机存储器 动态动态RAM(DRAM)RAM(DRAM)动态随机存储器动态随机存储器Static 静态的静态的。Dynamic 动态的动态的。7第7页，共183页，编辑于2022年，星期一5.5.按作用分为：按作用分为：高速缓存（高速缓存（CACHECACHE）速度最快。速度最快。主存（内存）主存（内存）直接和直接和CPUCPU交换信息交换信息,且按存储单元读且按存储单元读/写数写数据据,速度快。速度快。辅存（外存）辅存（外存）不能直接和不能直接和CPUCPU交换信息交换信息，作主存的外，作主存的外援援,存放暂时不执行的程序和数据存放暂时不执行的程序和数据

5、,它只是在需要时与主它只是在需要时与主存进行批量数据交换存进行批量数据交换,容量大容量大,速度慢。速度慢。6.ROM6.ROM分为：分为：5.1.1 5.1.1 存储器的分类存储器的分类（续）（续）8第8页，共183页，编辑于2022年，星期一容量容量越来越来越大越大速度越速度越来越快来越快9第9页，共183页，编辑于2022年，星期一 10第10页，共183页，编辑于2022年，星期一 比较一下 双极型双极型SRAMDRAM DRAMSRAM双极型双极型集成度集成度速度速度11第11页，共183页，编辑于2022年，星期一(1)掩模ROM(2)PROM(3)EPROM(4)EEPROMRea

6、d Only Memory分为：分为：掩模工艺 制造可一次编程电可擦去的PROM可擦去的PROM(5)FLASH闪存12第12页，共183页，编辑于2022年，星期一Read Only Memory(1)掩模工艺ROM Mask Programmed ROM(2)PROM(2)PROM Programmable ROM (3)EPROM(3)EPROM Erasable Programmable ROM(4)EEPROM(4)EEPROM Elactrically-Erasable PROM(5)FLASH ROM(5)FLASH ROM13第13页，共183页，编辑于2022年，星期一5.1

7、.25.1.2主存储器的技术指标主存储器的技术指标存放一个机器字的存储单元存储单元，通常称为字存储字存储单元单元，相应的单元地址叫字地址字地址。而存放一个字节字节的单元，称为字节存储单元字节存储单元，相应的地址称为字节地址字节地址。注意：注意：微机中微机中可编址的最基本单位是Byte。14第14页，共183页，编辑于2022年，星期一1、存储容量：一个存储器中可以容纳的存储单元总数。单位：bit 二进制位数。8 bit=1 Byte 字节最小的存储容量单位是位（bit），最基本的存储单元单位是字节（Byte）。15第15页，共183页，编辑于2022年，星期一 这里指的是存贮器芯片的存贮容量，

8、其表示方式一般为：芯片的存贮单元数每个存贮单元的位数。存储容量（续1）比如：512K8 bit 64M 8 bit 16第16页，共183页，编辑于2022年，星期一存储容量（续2）1 Kilo=210=10241 Mega=220=102410241 Giga=230=1024102410241 Tera =240=102410241024102417第17页，共183页，编辑于2022年，星期一存储容量（续3）它们之间的换算关系为：1 Byte=8 bit1 KB=1024 Byte1 MB=1024 KB1 GB=1024 MB1 TB=1024 GB18第18页，共183页，编辑于20

9、22年，星期一 存取时间是指从启动一次存储器操作到完成该操作所经历的时间，又称为读写周期。SDRAM:12ns 10ns 8nsRDRAM:1ns 0.625ns2、存取速度此值越小，速度越快。单位：ns。如：HM62256 为 120-200ns。目前，微机的内存条速度达几个 ns。19第19页，共183页，编辑于2022年，星期一3、存储器带宽单位时间内所存取的信息量。通常以 bit/s 或 Byte/s 作度量单位。存取时间、存储周期和存储器带宽存取时间、存储周期和存储器带宽反映了主存的速度速度指标20第20页，共183页，编辑于2022年，星期一4、可靠性 可靠性是用平均故障间隔时间来

10、衡量（MTBF,Mean Time Between Failures）5、功耗 功耗通常是指每个存储元消耗功率的大小。21第21页，共183页，编辑于2022年，星期一1、主存储器芯片的一般结构、主存储器芯片的一般结构存储矩阵列地址译码器行地址译码器A0A1AiAi+1An-1CSR/WD0Dm-1读写控制电路5.1.35.1.3内存的一般结构内存的一般结构22第22页，共183页，编辑于2022年，星期一5.25.2SRAMSRAM存储器存储器5.2.15.2.1SRAMSRAM基本单元基本单元5.2.25.2.2SRAMSRAM逻辑结构逻辑结构5.2.35.2.3SRAMSRAM芯片芯片5

11、.2.45.2.4常用译码器常用译码器23第23页，共183页，编辑于2022年，星期一SRAM（Static RAM）静态读写存储器。Static 静态的静态的5.2.1 SRAM基本单元24第24页，共183页，编辑于2022年，星期一T1T1，T2T2控制管控制管T3T3，T4T4负载管负载管交叉耦合构成双稳交叉耦合构成双稳态态第25页，共183页，编辑于2022年，星期一组成组成双稳态双稳态选中选中写操作写操作读操作读操作SRAM基本单元的工作原理26第26页，共183页，编辑于2022年，星期一存储阵列地址译码电路读写电路控制逻辑电路数据缓冲器5.2.2SRAM逻辑结构27第27页，

12、共183页，编辑于2022年，星期一基本的SRAM逻辑结构（续1）在较大容量的存储器中，往往把各个字的同一位组织在一个芯片中。（1）存储阵列存储阵列n同时又排成矩阵结构。故又称存储矩阵。28第28页，共183页，编辑于2022年，星期一基本的SRAM逻辑结构（续2）（2）地址译码两种形式：两种形式：单译码结构单译码结构双译码结构双译码结构29第29页，共183页，编辑于2022年，星期一译译码码器器A5A4A3A2A1A06301存储单元存储单元64个单元个单元行行译译码码A5A4A3710列译码列译码A2A1A001764个单元个单元单译码双译码30第30页，共183页，编辑于2022年，星

13、期一比如 212=4096 地址线需 12 根（二进制）译码器的输出叫字选择线字选择线。共有4096根。所以单译码方式只使用于小容量存储器。参看P69 图3.2单译码结构：单译码结构：31第31页，共183页，编辑于2022年，星期一有两级译码双译码结构：双译码结构：X 向译码器（行）Y 向译码器（列）行选择线64根列选择线64根仍然为4096单元4096!128根根32第32页，共183页，编辑于2022年，星期一33第33页，共183页，编辑于2022年，星期一基本的SRAM逻辑结构（续3）(3)读写电路 =0 选中1 未选中Chip Select片选低电平有效一片的容量很有限，往往是多片

14、组成。就有了片选。34第34页，共183页，编辑于2022年，星期一读写电路（续）=Write Enable 写允许写允许，低电平有效 =Output Enable 读允许读允许，低电平有效35第35页，共183页，编辑于2022年，星期一读写电路（续2）=0 1 写操作读操作 =0 1 WE =0 1 WE =CS1036第36页，共183页，编辑于2022年，星期一读与写的互锁逻辑读与写的互锁逻辑读时不写读时不写写时不读写时不读37第37页，共183页，编辑于2022年，星期一（4）I/O电路：处于数据总线和被选中的单元之间，用于控制被选中单元的读出或写入。并具有放大信息的作用。38第38

15、页，共183页，编辑于2022年，星期一（5）驱动器：一条X 线上要挂上该行上所有存储元。故电容负载很大，为此要加驱动器。39第39页，共183页，编辑于2022年，星期一（6）输出驱动电路：存储器片子要 连到数据总线上，有时候将其与DB断开。故要 用到三态门缓冲器。40第40页，共183页，编辑于2022年，星期一片内地址线：片内地址线：比如：比如：A12A0A12A0数据线：数据线：比如：比如：D7D0D7D0 控制线：控制线：比如：比如：SRAM的三组外部引脚的三组外部引脚41第41页，共183页，编辑于2022年，星期一5.2.3 SRAM芯片1、SRAM特特 点点只要不掉电信息会一直

16、保存，不需要只要不掉电信息会一直保存，不需要 刷新；刷新；读写速度快；读写速度快；集成度低，功耗大。集成度低，功耗大。常用作高速缓存常用作高速缓存。42第42页，共183页，编辑于2022年，星期一2典型典型SRAM芯片芯片芯片类型：SRAM芯片型号：INTEL 6264容量：8K8bit引线图：如图所示 SRAM不需要刷新。并且易于掉电保护。43第43页，共183页，编辑于2022年，星期一123456789101112242322212019181716151413A7A6A5A4A3A2A1A0D0D1D2VCCA8A9WEOEA10CED7D6D5D4D3 61166116引脚图引脚图

17、 62646264引脚图引脚图 12345678910111213142827262524232221201918171615NCA12A7A6A5A4A3A2A1A0D0D1D2VCCA8A9WECS2A11OEA10CS1D7D6D5D4D3GNDGND44第44页，共183页，编辑于2022年，星期一A0A12 13条地址信号输入线D0D7 8条数据线 、CS2 两条片选信号的引线。输出允许信号。写允许信号。容量为：容量为：8K8bit45第45页，共183页，编辑于2022年，星期一6264真值表 46第46页，共183页，编辑于2022年，星期一1234567891011121314

18、2827262524232221201918171615NCA12A7A6A5A4A3A2A1A0D0D1D2VCCA8A9WEA13A11OEA10CSD7D6D5D4D3 6212862128引脚图引脚图 6225662256引脚图引脚图 12345678910111213142827262524232221201918171615A14A12A7A6A5A4A3A2A1A0D0D1D2VCCA8A9WEA13A11OEA10CSD7D6D5D4D3GNDGND47第47页，共183页，编辑于2022年，星期一D7D6D5D4D3248第48页，共183页，编辑于2022年，星期一6281

19、2849第49页，共183页，编辑于2022年，星期一50第50页，共183页，编辑于2022年，星期一 3.SRAM3.SRAM的时序的时序51第51页，共183页，编辑于2022年，星期一6264(6164)的工作过程图5.11 SRAM6264数据写入波形 52第52页，共183页，编辑于2022年，星期一图5.12 SRAM6264数据读出波形 53第53页，共183页，编辑于2022年，星期一6264芯片与系统的连接D0D7A0A12WEOECS1CS2A0A12MEMWMEMR译码译码电路电路高位地高位地址信号址信号D0D7系统总线6264 +5V54第54页，共183页，编辑于2

20、022年，星期一4典型典型SRAM芯片芯片2芯片类型：SRAM芯片型号：INTEL 2114容量：1K4bit引线图：如图所示 55第55页，共183页，编辑于2022年，星期一56第56页，共183页，编辑于2022年，星期一行行地地址址译译码码列地址译码列地址译码57第57页，共183页，编辑于2022年，星期一A0A9 10条地址信号输入线I/O1I/O4 4条数据线 读写控制输入线 片选信号的引线容量为：容量为：1K4bit58第58页，共183页，编辑于2022年，星期一5、SRAM与CPU的连接CPU存储器存储器接口接口电路电路SRAM地址总线地址总线控制总线控制总线数据总线数据总

21、线地址线地址线An-A0数据线数据线I/O8-I/O1OECSWE59第59页，共183页，编辑于2022年，星期一利用CPU的所有地址线所有地址线来连接存储芯片。每一个存储器单元惟一地对应CPU的一个地址。比如：下图地址空间为：F0000H-F1FFFH 8KB （1）全地址译码方式60第60页，共183页，编辑于2022年，星期一图 SRAM6264的全地址译码连接第61页，共183页，编辑于2022年，星期一图 另一种译码器 62第62页，共183页，编辑于2022年，星期一(2)部分地址译码方式 分析图5.4所示的连接图，可以发现，此时的8KB芯片6264所占据的内存地址空间为:DA0

22、00HDBFFFH DE000HDFFFFH FA000HFBFFFH FF000HFFFFFH63第63页，共183页，编辑于2022年，星期一图 SRAM6264的部分地址译码连接 64第64页，共183页，编辑于2022年，星期一5.2.4 译码器芯片译码器芯片1、常用译码器芯片、常用译码器芯片2:4译码器：译码器：74LS1393:8译码器：译码器：74LS1384:16译码器：译码器：74LS15465第65页，共183页，编辑于2022年，星期一 2、74LS138Y0Y7ABCG2BG2AG11514131211109712345674LS13866第66页，共183页，编辑于2

23、022年，星期一C、B、A 选择输入端 -8个输出端G1、使能输入端67第67页，共183页，编辑于2022年，星期一工作特点当 G1、，有效时，芯片工作。工作时YCBA=0G1=168第68页，共183页，编辑于2022年，星期一74LS138功能表 69第69页，共183页，编辑于2022年，星期一70 3、74LS15470第70页，共183页，编辑于2022年，星期一4、利用译码器连接、利用译码器连接译码器电路利用厂家提供的现成的译码器芯片。利用厂家提供的数字比较器芯片。利用ROM做译码器。利用PLD。71第71页，共183页，编辑于2022年，星期一图5.5 两片6116与8位总线的

24、连接图123456789101112242322212019181716151413A7A6A5A4A3A2A1A0D0D1D2VCCA8A9WEOEA10CED7D6D5D4D3GND72第72页，共183页，编辑于2022年，星期一5.3 DRAM存贮器存贮器5.3.15.3.1DRAMDRAM概述概述5.3.25.3.2典型典型DRAMDRAM芯片芯片5.3.35.3.3DRAMDRAM的连接使用的连接使用5.3.45.3.4内存条内存条73第73页，共183页，编辑于2022年，星期一5.3.1 DRAM概述概述速度较快集成度高功耗小价格低需要刷新用作常规内存用作常规内存1、DRAM概

25、述概述 74第74页，共183页，编辑于2022年，星期一行选择信号行选择信号数据输入输出数据输入输出 刷新放刷新放大器大器T1Cs列选择列选择CdC Cs s信息电容信息电容C Cd d分布电容分布电容 2、动态存储单元动态存储单元 75第75页，共183页，编辑于2022年，星期一写操作写操作：字选线为高，：字选线为高，T1T1导通，数据信息通过导通，数据信息通过数据线进入存储单元；数据线进入存储单元；读操作：读操作：字选线为高，字选线为高，T1T1导通，导通，C C上的电荷上的电荷输出到数据线上。输出到数据线上。刷新：刷新：电容电容C Cs s上的电荷会泄漏，所以要定时对上的电荷会泄漏，

26、所以要定时对存储单元进行刷新操作，补充电荷。存储单元进行刷新操作，补充电荷。Refresh 刷新76第76页，共183页，编辑于2022年，星期一芯片类型：DRAM芯片型号：INTEL2164A容量：64K1bit引线图：如图所示 DRAM需要刷新。芯片控制引脚和地址引脚与SRAM不同。5.3.2 典型典型DRAM 芯片芯片 77第77页，共183页，编辑于2022年，星期一图5.36 DRAM2164引线图 1、2164A的外部引脚的外部引脚78第78页，共183页，编辑于2022年，星期一2164A的内部结构的内部结构A0A7存储矩阵存储矩阵256256256256行地址锁存及译码列地址锁

27、存列地址锁存及译码及译码.列放大器列放大器.DoutDin控制控制电路电路RASCASWE79第79页，共183页，编辑于2022年，星期一A0A7 8条地址信号输入线DIN+DOU 2条数据线 行地址锁存信号。列地址锁存信号 写允许信号，为0写，为1读 80第80页，共183页，编辑于2022年，星期一ROW ADDRESS Strobe COLUMN ADDRESS Strobe 行地址选通行地址选通列地址选通列地址选通81第81页，共183页，编辑于2022年，星期一 图 Intel 2164A 结构框图 2、2164A的内部结构的内部结构82第82页，共183页，编辑于2022年，星期

28、一先输出行地址，并使先输出行地址，并使RAS有效。将行地址打有效。将行地址打入行地址锁存器，选中入行地址锁存器，选中128行中的一行。行中的一行。再输出列地址，并使再输出列地址，并使CASCAS有效。有效。将列地址打将列地址打入列地址锁存器，入列地址锁存器，选中选中128128列中的一列。列中的一列。地址锁存器中的地址锁存器中的RA7RA7和和CA7CA7共有四种组合，共有四种组合，四选一，选中矩阵中的一个单元。然后对该四选一，选中矩阵中的一个单元。然后对该单元进行读单元进行读/写。写。83第83页，共183页，编辑于2022年，星期一列地址锁存器列地址译码器行地址锁存器行地址译码器存储矩阵

29、感应刷新放大器WE 地址总线 数据总线84第84页，共183页，编辑于2022年，星期一3.DRAM的工作过程读出数据。写入数据。读-改-写操作 刷新。85第85页，共183页，编辑于2022年，星期一图 DRAM2164的读出过程 86第86页，共183页，编辑于2022年，星期一存储地址需要分两批传送存储地址需要分两批传送先传送行地址，并使先传送行地址，并使RAS RAS 信号有效；信号有效；再再传传送送列列地地址址，随随后后使使得得CAS CAS 有有效效。CAS CAS 相相当当于片选信号于片选信号读写信号读写信号WE=1WE=1，读有效读有效数据从数据从DDOUTOUT引脚输出引脚输

30、出87第87页，共183页，编辑于2022年，星期一图 DRAM2164的写入过程 88第88页，共183页，编辑于2022年，星期一存储地址需要分两批传送存储地址需要分两批传送先传送行地址，并使先传送行地址，并使RAS RAS 信号有效；信号有效；再传送列地址，随后使得再传送列地址，随后使得CAS CAS 有效。有效。读写信号读写信号WE=0WE=0，写有效写有效数据从数据从DDININ引脚进入存储单元引脚进入存储单元89第89页，共183页，编辑于2022年，星期一在指令中，在指令中，常常需要对指定单元的内容读出并修改后写常常需要对指定单元的内容读出并修改后写回到原单元中回到原单元中，这种

31、指令称为读改写指令。如：，这种指令称为读改写指令。如：AND BX,AX ADD SI,BX为了加快操作速度，在动态存储器中专门设计了针对读改为了加快操作速度，在动态存储器中专门设计了针对读改写指令的时序，遇到读改写指令，存储器自动用该时写指令的时序，遇到读改写指令，存储器自动用该时序进行操作。序进行操作。读改写操作：读改写操作：90第90页，共183页，编辑于2022年，星期一图 DRAM2164的读改写操作的时序91第91页，共183页，编辑于2022年，星期一读改写操作读改写操作类类似似于于读读操操作作和和写写操操作作的的结结合合，在在行行选选通通和和列列选选通通同同时时有效的情况下有效

32、的情况下:写信号高电平，先读出写信号高电平，先读出在在CPUCPU内修改后内修改后,写信号变低，再实现写入写信号变低，再实现写入。92第92页，共183页，编辑于2022年，星期一图5.39 DRAM2164的刷新过程Refresh93第93页，共183页，编辑于2022年，星期一采用采用“仅行地址有效仅行地址有效”方法刷新方法刷新由刷新计数器送出行地址，并使由刷新计数器送出行地址，并使RAS RAS 有效。有效。由由RASRAS把把刷刷新新地地址址锁锁存存进进行行地地址址锁锁存存器器，则则选选中的中的41284128个单元（个单元（一行一行）都读出和重写。）都读出和重写。列列选选通通信信号号

33、在在刷刷新新过过程程中中无无效效，所所以以没没有有数数据据输输入与输出。入与输出。存储系统中所有芯片同时进行刷新存储系统中所有芯片同时进行刷新DRAMDRAM必须每隔固定时间就刷新必须每隔固定时间就刷新94第94页，共183页，编辑于2022年，星期一刷新操作：刷新操作：由于存储单元中存储信息的电容上的电荷由于存储单元中存储信息的电容上的电荷会泄漏，所以要在一定的时间内，对存储单元会泄漏，所以要在一定的时间内，对存储单元进行刷新操作，补充电荷。进行刷新操作，补充电荷。95第95页，共183页，编辑于2022年，星期一特点：特点：(1)(1)地址引线复用，采用行地址和列地址来确地址引线复用，采用

34、行地址和列地址来确定一个单元；定一个单元；(2)(2)行、列地址分时传送，共用一组地址信号行、列地址分时传送，共用一组地址信号 线；线；(3)(3)外部地址信号线的数量仅为同等容量外部地址信号线的数量仅为同等容量SRAMSRAM芯片的一半。芯片的一半。DRAM96第96页，共183页，编辑于2022年，星期一 4.2164A在系统中的连接与系统连接图与系统连接图97第97页，共183页，编辑于2022年，星期一下面以PCX T微型机动态存贮器为例，说明该系统中DRAM的工作及刷新过程。1.行列控制信号的形成 2.DRAM的读写 3.刷新5.3.3DRAM的连接使用的连接使用98第98页，共18

35、3页，编辑于2022年，星期一图5.40 PC/XT机DRAM行（）列（）形成电路 99第99页，共183页，编辑于2022年，星期一图5.41 DRAM读写简化电路 100第100页，共183页，编辑于2022年，星期一 将多个DRAM芯片，安装在一块小电路板上，就构成内存条内存条。5.3.4 内存条内存条 内存条为后期发展的、在目前流行使用的存储器印刷电路小板条。主板上不再安装基本内存，而是根据用户需要在专用的插座上插入内存条。101第101页，共183页，编辑于2022年，星期一102第102页，共183页，编辑于2022年，星期一 SIMM(Single In_Line Memory

36、Modules)单排直插式存储器模块DIMM(Double In_Line Memory Modules）双排直插式存储器模块103第103页，共183页，编辑于2022年，星期一 80386时代是SIMM30线。8bit规格和16bit规格。80486时代是SIMM72线。32bit规格。Pentium时代是DIMM168线。64 bit规格。DDR DIMM 是184PIN。64 bit规格。DDR2 DIMM 是240PIN。64 bit规格。DDR3最高能够达到1600Mhz的规格。引脚数目：240。数据线宽度：64 bit规格。工作电压：1.5V核心频率：200MHZ传输带宽：128

37、00MB/s Dual Data Rate104第104页，共183页，编辑于2022年，星期一30线线SIMM72线线SIMM168线线DIMM184线线DIMM105第105页，共183页，编辑于2022年，星期一5.4 只读存储器只读存储器5.4.15.4.1 掩膜掩膜ROM 5.4.25.4.2 可编程可编程ROM 5.4.35.4.3 EPROM 5.4.4 EEPROM5.4.4 EEPROM5.4.55.4.5 FLASH FLASH106第106页，共183页，编辑于2022年，星期一只读存储器（只读存储器（ROM）是一种工作时只能读出，不能写入信息的是一种工作时只能读出，不能

38、写入信息的存储器。在使用存储器。在使用ROMROM时，其内部信息是时，其内部信息是不能被改变的。不能被改变的。Read Only Memory只要一接通电源，里面的程序和数据就能读出只要一接通电源，里面的程序和数据就能读出使用。使用。107第107页，共183页，编辑于2022年，星期一特点：特点：(1)器件制造厂在制造时编制程序器件制造厂在制造时编制程序,用户用户不能修改。不能修改。(2)用于产品批量生产。用于产品批量生产。(3)可由二极管和三极管电路组成。可由二极管和三极管电路组成。5.4.1 掩膜ROM108第108页，共183页，编辑于2022年，星期一 5.4.1 掩膜ROM（续）A

39、0A100011011D3D2D1D0VDD字线字线0字线字线1字线字线2字线字线3地地址址译译码码器器109第109页，共183页，编辑于2022年，星期一 可可编编程程ROMROM（PROMPROM）是是一一种种允允许许用用户户编编程程一一次次的的ROMROM，其其存存储储单单元元通通常常用用二二极极管管或或三三极极管管实实现现。如如图图所所示示存存储储单单元元的的双双极极型型三三极极管管的的发发射射极极串串接接了了一一个个可可熔熔金金属属丝丝，出出厂厂时时，所所有有存存储储单元的熔丝都是完好的。只能进行一次编程。单元的熔丝都是完好的。只能进行一次编程。5.4.2 PROM 可编程只读存储

40、器110第110页，共183页，编辑于2022年，星期一5.4.2 PROM 可编程只读存储器（续）111第111页，共183页，编辑于2022年，星期一特点：特点：(1)出厂时里面没有信息。出厂时里面没有信息。(2)用户根据自己需要对其进行设置用户根据自己需要对其进行设置(编程编程)。(3)只能使用一次，一旦进行了编程不能擦除只能使用一次，一旦进行了编程不能擦除片内信息。片内信息。112第112页，共183页，编辑于2022年，星期一 在在在在实实实实际际际际工工工工作作作作中中中中，一一一一个个个个新新新新设设设设计计计计的的的的程程程程序序序序往往往往往往往往需需需需要要要要经经经经历历

41、历历调调调调试试试试、修修修修改改改改过过过过程程程程，如如如如果果果果将将将将这这这这个个个个程程程程序序序序写写写写在在在在ROMROMROMROM和和和和和和PROMPROMPROMPROMPROMPROM中中中中中中，就就就就就就很很很很很很不不不不不不方方方方方方便便便便便便了了了了了了。EPROMEPROMEPROMEPROMEPROMEPROM是是是是是是一一一一一一种种种种种种可可可可以多次进行擦除和重写的以多次进行擦除和重写的以多次进行擦除和重写的以多次进行擦除和重写的ROMROMROMROM。5.4.3EPROM 可擦除可编程只读存储器113第113页，共183页，编辑于2

42、022年，星期一5.4.3EPROM 可擦除可编程只读存储器（续）114第114页，共183页，编辑于2022年，星期一drain electrode 漏极漏极 场效应晶体管场效应晶体管FETFET的漏极，相当于三极管的的漏极，相当于三极管的 发发射极射极 。source electrode源极源极 场效应晶体管（场效应晶体管（Field Effect TransistorField Effect Transistor）的源极，的源极，相当于三极管的集电极相当于三极管的集电极。gate electrode 栅极栅极 场效应晶体管场效应晶体管FETFET的栅极，相当于三极管的基极的栅极，相当于三

43、极管的基极 。在。在。在。在SIOSIOSIOSIO2 2包围中包围中浮空栅浮空栅浮空栅浮空栅。115第115页，共183页，编辑于2022年，星期一n在漏源在漏源极极之间加上之间加上+25V+25V的电压的电压n结合编程脉冲，形成高压脉冲n漏源极被瞬间击穿，电子通过漏源极被瞬间击穿，电子通过SiO2SiO2绝缘层注入到浮动绝缘层注入到浮动栅，浮动栅内有大量的负电荷。栅，浮动栅内有大量的负电荷。n当高电压去除后，由于浮动栅周围是当高电压去除后，由于浮动栅周围是SiO2SiO2绝缘层，绝缘层，负电荷无法泄漏，在负电荷无法泄漏，在N N基体内形成导电沟道。基体内形成导电沟道。n编程n使栅极带电荷：

44、高压+脉冲1 1EPROMEPROM原理：原理：116第116页，共183页，编辑于2022年，星期一nEPROM芯片上方有一个石英玻璃窗口n当一定光强的紫外线透过窗口照射时，给电子足够的能量。所有存储电路中浮栅上的电荷会形成光电流泄放掉，使浮栅恢复初态。n一般照射2030分钟后，读出各单元的内容均为FFH，说明EPROM中内容已被擦除。n擦除n方法：紫外线照射1 1EPROMEPROM原理（续）：原理（续）：117第117页，共183页，编辑于2022年，星期一特点：特点：(1)可以多次修改擦除。可以多次修改擦除。(2)EPROM通过紫外线光源擦除通过紫外线光源擦除(编程后，编程后，窗口应贴

45、上不透光胶纸窗口应贴上不透光胶纸)。(3)整片整片擦除。除。118第118页，共183页，编辑于2022年，星期一22764芯片芯片类型：EPROM芯片型号：intel2764容量：8K8bit引线图：如图所示 119第119页，共183页，编辑于2022年，星期一 27162716引脚图引脚图 27642764引脚图引脚图 12345678910111213142827262524232221201918171615VPPA12A7A6A5A4A3A2A1A0D0D1D2VCCA8A9PGMNCA11OEA10CED7D6D5D4D312345678910111224232221201918

46、1716151413A7A6A5A4A3A2A1A0D0D1D2VCCA8A9VPPOEA10CED7D6D5D4D3/PGMGNDGND120第120页，共183页，编辑于2022年，星期一A0A12 13条地址信号输入线D0D7 8条数据线 片选允许输入端 输出允许端 为编程脉冲输入端121第121页，共183页，编辑于2022年，星期一 2712827128引脚图引脚图 2725627256引脚图引脚图 12345678910111213142827262524232221201918171615VPPA12A7A6A5A4A3A2A1A0D0D1D2VCCA8A9PGMA13A11OE

47、A10CED7D6D5D4D312345678910111213142827262524232221201918171615VPPA12A7A6A5A4A3A2A1A0D0D1D2VCCA8A9A14A13A11OEA10CED7D6D5D4D3/PGMGNDGND122第122页，共183页，编辑于2022年，星期一2764在使用时，仅用于将其存贮的内容读出。其过程与RAM的读出十分类似。即送出要读出的地址，然后使 和 均有效(低电平)，则在芯片的D0D7上就可以输出要读出的数据。其过程如下所示。32764的连接使用123第123页，共183页，编辑于2022年，星期一EPROM的读出过程

48、124第124页，共183页，编辑于2022年，星期一15G1第125页，共183页，编辑于2022年，星期一4EPROM的编程 (1)擦除 (2)编程 标准编程。图5.16 EPPOM27C040 512K8bit=4Mbit126第126页，共183页，编辑于2022年，星期一A0A18 19条地址信号输入线D0D7 8条数据线VPP 编程高电压 输出允许信号 片允许信号，编程时，此 端加编程脉冲。127第127页，共183页，编辑于2022年，星期一图5.17 EPPOM27C040的编程时序 128第128页，共183页，编辑于2022年，星期一图5.18 27C040快速编程流程图

49、129第129页，共183页，编辑于2022年，星期一5.4.4 EEPROM130第130页，共183页，编辑于2022年，星期一1EEPROM概述制造工艺：双层浮空栅擦除和编程：用高电压存储原理：隧道效应现场片：是 131第131页，共183页，编辑于2022年，星期一 浮栅隧道氧化层浮栅隧道氧化层MOS管管Flotox(Floating gate Tunnel Oxide)：浮栅与漏区间的氧化物层极薄（：浮栅与漏区间的氧化物层极薄（20纳米以下），纳米以下），称为隧道区。当隧道区电场大于称为隧道区。当隧道区电场大于107V/cm时隧道区双向导通。时隧道区双向导通。当隧道区的等效电容极当隧

50、道区的等效电容极小时，加在控制栅和漏极小时，加在控制栅和漏极间的电压大部分降在隧道间的电压大部分降在隧道区，有利于隧道区导通。区，有利于隧道区导通。擦除和写入均利用隧道效应132第132页，共183页，编辑于2022年，星期一特点：特点：(1)E2PROME2PROME2PROME2PROM是一种是一种是一种是一种在线可编程只读存储器在线可编程只读存储器在线可编程只读存储器在线可编程只读存储器。(2)(2)E2PROM E2PROM E2PROM E2PROM 的四种工作方式：读方式、写方式、字节的四种工作方式：读方式、写方式、字节的四种工作方式：读方式、写方式、字节的四种工作方式：读方式、写