集成逻辑门电路精选PPT.ppt

《集成逻辑门电路精选PPT.ppt》由会员分享，可在线阅读，更多相关《集成逻辑门电路精选PPT.ppt（68页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、集成逻辑门电路第1页，此课件共68页哦2022/9/17一.按采用的半导体器件分类：1.按采用的半导体器件分按采用的半导体器件分I2L电路：集成注入逻辑门CMOS电路NMOS电路PMOS电路ECL电路：射极耦合逻辑门HTL电路TTL电路：晶体管晶体管逻辑门MOS型集成电路双极型集成电路12.1 12.1 数字集成电路的分类数字集成电路的分类第2页，此课件共68页哦二.按集成度（单个芯片所含门的个数）区分：1.小规模集成电路SSI（Small Scale Integration，100门以下/片）2.中规模集成电路MSI（Medium Scale Integration，100999门/片）3.

2、大规模集成电路LSI（Large Scale Integration，100099999门/片）4.超大规模集成电路VLSI（ery Large Scale Integration,10万门以上/片)第3页，此课件共68页哦三.按数字系统设计方法分类:1.通用型中规模（MSI），小规模（SSI）集成逻辑件。2.由软件组态的大规模（LSI），超大规模（VLSI）集成 逻辑器件，如微处理器、单片机、通用和专用数字信号处理器等。3.专用集成电路（ASIC）全定制半定制PLDPROMPLAPALGALCPLDFPGA第4页，此课件共68页哦12.2 12.2 半导体器件的开关特性半导体器件的开关特性1

3、2.2.1 二极管的开关特性二极管的开关特性 12.2.2 三极管的开关特性三极管的开关特性 第5页，此课件共68页哦2022/9/17512.2 12.2 半导体器件的开关特性半导体器件的开关特性 数字电路中的晶体二极管、三极管和MOS管工作在开关状态。导通状态：相当于开关闭合截止状态：相当于开关断开。逻辑变量两状态开关：在逻辑代数中逻辑变量有两种取值：0和1；电子开关有两种状态：闭合、断开。半导体二极管、三极管和MOS管，则是构成这种电子开关的基本开关元件。第6页，此课件共68页哦2022/9/176(1)静态特性：断开时，开关两端的电压不管多大，等效电阻ROFF=无穷，电流IOFF=0。

4、闭合时，流过其中的电流不管多大，等效电阻RON=0，电压UAK=0。(2)动态特性：开通时间 ton=0 关断时间 toff=0 理想开关的开关特性：第7页，此课件共68页哦2022/9/177客观世界中，没有理想开关。乒乓开关、继电器、接触器等的静态特性十分接近理想开关，但动态特性很差，无法满足数字电路一秒钟开关几百万次乃至数千万次的需要。半导体二极管、三极管和MOS管做为开关使用时，其静态特性不如机械开关，但动态特性很好。第8页，此课件共68页哦2022/9/17812.2.1 二极管的开关特性二极管的开关特性 1.1.静态特性及开关等效电路正向导通时UD(ON)0.7V（硅）0.3V（锗

5、）RD几 几十相当于开关闭合 图2-1 二极管的伏安特性曲线二极管静态特性是指二极管处于导通和截至两种稳定状态下的特性。第9页，此课件共68页哦2022/9/179反向截止时反向饱和电流极小反向电阻很大（约几百k）相当于开关断开图2-1 二极管的伏安特性曲线第10页，此课件共68页哦2022/9/1710图2-2 二极管的开关等效电路(a)导通时 (b)截止时图2-1 二极管的伏安特性曲线开启电压理想化伏安特性曲线第11页，此课件共68页哦2022/9/17112.动态特性：动态特性是指二极管在导通与截至两种状态转换过程中的特性，它表现为完成两种状态之间的转换需要一定的时间。开通时间：从反向截

6、止变为正向导通所需要的时间。反向恢复时间tre：二极管从正向导通到反向截止所需的时间。一般反向恢复时间比开通时间大得多。tre一般为纳秒数量级（通常tre 5ns）。第12页，此课件共68页哦2022/9/171212.2.2 三极管的开关特性三极管的开关特性 1.静态特性及开关等效电路在数字电路中，三极管作为开关元件，主要工作在饱和和截止两种开关状态，放大区只是极短暂的过渡状态。图2-3三极管的三种工作状态（a）电路 （b）输出特性曲线第13页，此课件共68页哦2022/9/1713开关等效电路(1)截止状态 条件：发射结和集电结均反偏特点：电流约为0 第14页，此课件共68页哦2022/9

7、/1714(2)饱和状态条件：发射结正偏，集电结正偏特点：UBES=0.7V，UCES=0.3V/硅第15页，此课件共68页哦2022/9/1715图2-4三极管开关等效电路(a)截止时(b)饱和时第16页，此课件共68页哦2022/9/17162.三极管的开关时间（动态特性）图2-5 三极管的开关时间 开启时间ton 上升时间tr延迟时间td关闭时间toff下降时间tf存储时间ts第17页，此课件共68页哦2022/9/1717(1)开启时间ton 三极管从截止到饱和所需的时间。ton=td+tr td：延迟时间 tr：上升时间(2)关闭时间toff 三极管从饱和到截止所需的时间。toff=

8、ts+tf ts：存储时间（几个参数中最长的；饱和越深越长）tf：下降时间toff ton。开关时间一般在纳秒数量级。第18页，此课件共68页哦2022/9/1718门电路的概念：实现基本和常用逻辑运算的电子电路，叫逻辑门电路。实现与运算的叫与门，实现或运算的叫或门，实现非运算的叫非门，也叫做反相器，等等。分立元件门电路和集成门电路:分立元件门电路：用分立的元件和导线连接起来构成的门电路。简单、经济、功耗低，负载差。集成门电路：把构成门电路的元器件和连线都制作在一块半导体芯片上，再封装起来，便构成了集成门电路。现在使用最多的是CMOS和TTL集成门电路。12.3 12.3 逻辑门电路逻辑门电路

9、第19页，此课件共68页哦2022/9/171912.3.1 二极管与门电路二极管与门电路 1.1.电路2.2.工作原理A、B为输入信号 （高电平+3V或低电平0V）F 为输出信号 VCC+5V表2-1电路输入与输出电压的关系ABF0V0V0.7V0V3V0.7V3V0V0.7V3V3V3.7V第20页，此课件共68页哦2022/9/1720用逻辑1 1表示高电平（此例为+2.3V+2.3V）用逻辑0 0表示低电平（此例为0.7V0.7V）ABF0V0V0.7V0V3V0.7V3V0V0.7V3V3V3.7V3.逻辑赋值并规定高低电平4.真值表ABF000010100111表2-2 二极管与门

10、的真值表A A、B B全1，F F才为1。可见实现了与逻辑第21页，此课件共68页哦2022/9/17215.5.逻辑符号6.6.工作波形(又一种表示逻辑功能的方法）7.7.逻辑表达式FA B图2-6 二极管与门（a）电路（b）逻辑符号（c）工作波形第22页，此课件共68页哦2022/9/1722 12.3.2 二极管或门电路二极管或门电路 1.1.电路2.2.工作原理电路输入与输出电压的关系ABF0V0V0V0V3V2.3V3V0V2.3V3V3V2.3VA、B为输入信号 （+3V或0V）F为输出信号 第23页，此课件共68页哦2022/9/17234.真值表ABF0V0V0V0V3V2.3

11、V3V0V2.3V3V3V2.3V可见实现了或逻辑3.逻辑赋值并规定高低电平用逻辑1 1表示高电平（此例为+2.3V+2.3V）用逻辑0 0表示低电平（此例为0V0V）ABF000011101111A A、B B有1，F F就1。表2-2 二极管或门的真值表第24页，此课件共68页哦2022/9/1724图2-7 二极管或门（a）电路（b）逻辑符号（c）工作波形5.5.逻辑符号6.6.工作波形7.7.逻辑表达式FA+B第25页，此课件共68页哦2022/9/1725 12.3.3 关于高低电平的概念及状态赋值关于高低电平的概念及状态赋值 电位指绝对电压的大小；电平指一定的电压范围。高电平和低电

12、平：在数字电路中分别表示两段电压范围。例：上面二极管与门电路中规定高电平为2.3V，低电平0.7V。又如，TTL电路中，通常规定高电平的额定值为3V，但从2V到5V都算高电平；低电平的额定值为0.3V，但从0V到0.8V都算作低电平。1.1.关于高低电平的概念 第26页，此课件共68页哦2022/9/17262.逻辑状态赋值 在数字电路中，用逻辑0和逻辑1分别表示输入、输出高电平和低电平的过程称为逻辑赋值。经过逻辑赋值之后可以得到逻辑电路的真值表，便于进行逻辑分析。第27页，此课件共68页哦2022/9/1727 12.3.4 非门（反相器）非门（反相器）图2-8 非门(a)电路 （b）逻辑符

13、号1.1.电路2.2.工作原理A、B为输入信号 （+3V或0V）F为输出信号 AF0V+3V3V0.3V第28页，此课件共68页哦2022/9/17283.逻辑赋值并规定高低电平用逻辑1 1表示高电平（此例为+2.3V+2.3V）用逻辑0 0表示低电平（此例为0.7V0.7V）4.真值表AF0V+3V3V0VAF0110表2-4 三极管非门的真值表A与F相反可见实现了非逻辑Y=A第29页，此课件共68页哦2022/9/1729 12.3.5 关于正逻辑和负逻辑的概念关于正逻辑和负逻辑的概念 正逻辑体系：用1表示高电平，用0表示低电平。负逻辑体系：用1表示低电平，用0表示高电平。1.1.正负逻辑

14、的规定 2.2.正负逻辑的转换对于同一个门电路，可以采用正逻辑，也可以采用负逻辑。本书若无特殊说明，一律采用正逻辑体制。同一个门电路，对正、负逻辑而言，其逻辑功能是不同的。第30页，此课件共68页哦2022/9/1730ABF0V0V0.7V0V3V0.7V3V0V0.7V3V3V3.7V正与门相当于负或门二极管与门电路用正逻辑ABF000010100111正与门用负逻辑负或门ABF111101011000第31页，此课件共68页哦2022/9/173112.3.6 TTL12.3.6 TTL集成逻辑门电路集成逻辑门电路输输入入级级由由多多发发射射极极晶晶体体管管T1和和基基极极电电阻阻R1组

15、组成成，它它实实现现了了输输入入变变量量A、B、C的与运算的与运算输出级：由输出级：由T3、T4、T5和和R4、R5组成组成其中其中T3、T4构成复合管，与构成复合管，与T5组成推组成推拉式输出结构。具有较强的负载能力拉式输出结构。具有较强的负载能力中间级由中间级由T2、R2和和R3组成，组成，T2的集电极的集电极C2和发射极和发射极E2可可以分提供两个相位相反的电以分提供两个相位相反的电压信号压信号第32页，此课件共68页哦2022/9/17321 TTL1 TTL与非门工作原理与非门工作原理 输输入入端端至至少少有有一一个个接接低低电平电平0.3V3.6V3.6V1V3.6VT T1 1管

16、管:A:A端端发发射射结结导导通通，V Vb1b1 =V VA A +V Vbe1be1 =1V1V，其其它它发发射射结结均均因因反反偏偏而而截止截止.5-0.7-0.7=3.6VV Vb1b1 =1V,=1V,所所以以T T2 2、T T5 5截截止止,V VC2C2Vcc=5V,Vcc=5V,T T3 3：饱和状态。饱和状态。T T4 4：放大状态。放大状态。电路输出高电平为：电路输出高电平为：5V第33页，此课件共68页哦2022/9/1733 输入端全为高电平输入端全为高电平3.6V3.6V2.1V0.3VT T1 1:V:Vb1b1=V Vbc1bc1+V+Vbe2be2+V+Vbe

17、5 be5=0.7V3=2.1V0.7V3=2.1V因因此此输输出出为为逻逻辑辑低低电电平平V VOLOL=0.3V=0.3V3.6V发射结反偏而集电发射结反偏而集电极正偏正偏.处于倒置放大状态处于倒置放大状态T T2 2：饱和状态：饱和状态T T3 3：V Vc2c2 =V Vces2ces2 +V Vbe5be51V1V，使使T T3 3导导通通，V Ve3e3 =V Vc2c2-V-Vbe3be3 =1-1-0.70.3V0.70.3V，使，使T T4 4截止截止。T T5 5：饱和状态，：饱和状态，1 TTL1 TTL与非门工作原理与非门工作原理第34页，此课件共68页哦2022/9/

18、17341 TTL1 TTL与非门工作原理与非门工作原理 输输入入端端全全为为高高电电平平，输出为低电平输出为低电平 输输入入至至少少有有一一个个为为低低电平时，输出为高电平电平时，输出为高电平由由此此可可见见电电路路的的输输出出和和输输入入之之间间满满足足与与非非逻辑关系逻辑关系T T1 1：倒置放大状态倒置放大状态T T2 2：饱和状态：饱和状态T T3 3：导通状态：导通状态T T4 4：截止状态：截止状态T T5 5：饱和状态：饱和状态T T2 2：截止状态：截止状态T T3 3：微饱和状态：微饱和状态T T4 4：放大状态：放大状态T T5 5：截止状态：截止状态第35页，此课件共6

19、8页哦2022/9/17352 主要外部特性参数主要外部特性参数lTTL与非门的主要外部特性参数有输出逻辑电平、开门电平、关门电平、扇入系数、扇出系数、平均传输时延和空载功耗等。l(1)输出高电平输出高电平VOH：输出高电平VOH是指至少有一个输入端接低电平时的输出电平。VOH的典型值是3.6V。产品规范值为VOH2.4V。l(2)输出低电平输出低电平VOL：输出低电平VOL是指输入全为高电平时的输出电平。VOL的典型值是0.3V，产品规范值为VOL0.4V。第36页，此课件共68页哦2022/9/1736l(3)开门电平开门电平VON ：开门电平VON是指在额定负载下，使输出电平达到标准低电

20、平VSL的输入电平，即指确保与非门输出为低电平时所允许的最小输入高电平。它表示使与非门开通的最小输入高电平。lVON的产品规范值为VON1.8V。开门电平的大小反映了高电平抗干扰能力，VON 愈小，在输入高电平时的抗干扰能力愈强。l l(4)关门电平关门电平VOFF：关门电平VOFF是指输出空载时，使输出电平达到标准高电平的输入电平，即指确保与非门输出为高电平时所允许的最大输入低电平。它表示使与非门关断所允许的最大输入低电平。lVOFF 的产品规范值VOFF0.8V。关门电平的大小反映了低电平抗干扰能力，VOFF越大，在输入低电平时的抗干扰能力越强。第37页，此课件共68页哦2022/9/17

21、37l(5)扇入系数扇入系数Ni：扇入系数Ni是指与非门允许的输入端数目。一 般Ni为25，最多不超过8。当应用中要求输入端数目 超过Ni时，可通过分级实现的方法减少对扇入系数的要求。l(6)扇出系数扇出系数N0：扇出系数N0是指与非门输出端连接同类门的最多个数。l它反映了与非门的带负载能力，一般N08。扇入和扇出是反映门电路互连性能的指标。l(7)输入短路电流输入短路电流IIS：输入短路电流IIs是指当与非门的某一个输入端接地而其余输入端悬空时，流过接地输入端的电流。l在实际电路中，IIS是流入前级与非门的灌电流，它的大小将直接影响前级与非门的工作情况。输入短路电流的产品规范值IIS1.6m

22、A。第38页，此课件共68页哦2022/9/1738l(8)高电平输入电流高电平输入电流IiH：高电平输入电流IiH是指某一输入端接高电平，而其他输入端接地时，流入高电平输入端的电流，又称为输入漏电流。一般IiH50A。l(9)平均传输延迟时间平均传输延迟时间tpd:平均传输延迟时间tpd 是指一个矩形波信号从与非门输入端传到与非门输出端(反相输出)所延迟的时间。l 通常将从输入波上沿中点到输出波下沿中点的时间延迟称为导通延迟时间tpdL；从输入波下沿中点到输出波上沿中点的时间延迟称为截止延迟时间tpdH。平均延迟时间定义为 l tpd=(tpdL+tpdH)/2 l平均延迟时间是反映与非门开

23、关速度的一个重要参数。Tpd 的典型值约10ns，一般小于40ns。第39页，此课件共68页哦2022/9/1739l(10)空载功耗空载功耗P：空载功耗是当与非门空载时电源总电流ICC和电源电压UCC的乘积。l输出为低电平时的功耗称为空载导通功耗PON，输出为高电平时的功耗称为空载截止功耗POFF，PON大于POFF。l平均功耗 P=(PON+POFF)/2 l一般P50mW,如74H系列门电路平均功耗为22mW。第40页，此课件共68页哦2022/9/1740l3.TTL与非门集成电路芯片与非门集成电路芯片lTTL与非门集成电路芯片种类很多，常用的TTL与非门集成电路芯片有7400和742

24、0等。l7400的引脚分配图如图(a)所示；7420的引脚分配图如图(b)所示。l图中，UCC为电源引脚，GND为接地脚，NC为空脚。第41页，此课件共68页哦2022/9/1741 TTL门电路中的非门、或非门、与或非门、异或门、同或门等，4.4.其它类型的其它类型的TTLTTL门电路门电路第42页，此课件共68页哦2022/9/174212.3.7 两种特殊的门电路两种特殊的门电路1 集电极开路门（集电极开路门（OC门）门）为何要采用集电极开路门呢？推拉式输出电路结构存在局限性。输出端不能并联使用。若两个门的输出一高一低，当两个门的输出端并联以后，必然有很大的电流同时流过这两个门的输出级，

25、而且电流的数值远远超过正常的工作电流，可能使门电路损坏。而且，输出端也呈现不高不低的电平，不能实现应有的逻辑功能。集电极开路门（简称OC门）就是为克服以上局限性而设计的一种TTL门电路。第43页，此课件共68页哦2022/9/1743图2-18推拉式输出级并联的情况01很大的电流不高不低的电平：1/0?第44页，此课件共68页哦2022/9/1744 (1)电路结构：输出级是集电极开路的。1集电极开路门的电路结构 (2)逻辑符号：用“”表示集电极开路。图2-19 集电极开路的TTL与非门（a）电路 （b）逻辑符号集电极开路第45页，此课件共68页哦2022/9/1745(3)工作原理：当VT3

26、饱和，输出低电平UOL0.3V；当VT3截止，由外接电源E通过外接上拉电阻提供高电平UOHE。因此，OC门电路必须外接电源和负载电阻，才能提供高电平输出信号。第46页，此课件共68页哦2022/9/1746(1)OC门的输出端并联，实现线与功能。RL为外接负载电阻。图2-20 OC门的输出端并联实现线与功能 Y1Y2Y000010100111Y1=AB Y2=CD2.OC2.OC门的应用举例门的应用举例第47页，此课件共68页哦2022/9/1747图2-21用OC门实现电平转换的电路（2）用OC门实现电平转换第48页，此课件共68页哦2022/9/17482 三态输出门电路（三态输出门电路（

27、TS门）门）三态门电路的输出有三种可能出现的状态：高电平、低电平、高阻。何为高阻状态？悬空、悬浮状态，又称为禁止状态。测电阻为，故称为高阻状态。测电压为0V，但不是接地。因为悬空，所以测其电流为0A。第49页，此课件共68页哦2022/9/1749(1)电路结构：增加了控制输入端（Enable）。1三态门的电路结构(2)工作原理：01截止YAB EN=0时，时，电路为正常的与非工作状态，所以称控制端低电平有效。第50页，此课件共68页哦2022/9/175010导通1.0V1.0V截止截止悬空当EN=1时，门电路输出端处于悬空的高阻状态。第51页，此课件共68页哦2022/9/1751控制端高

28、电平有效的三态门(2)逻辑符号控制端低电平有效的三态门用“”表示输出为三态。高电平有效低电平有效第52页，此课件共68页哦2022/9/17522三态门的主要应用实现总线传输要求各门的控制端EN轮流为高电平，且在任何时刻只有一个门的控制端为高电平。图2-23 用三态门实现总线传输 如有8个门，则8个EN端的波形应依次为高电平，如下页所示。第53页，此课件共68页哦2022/9/1753第54页，此课件共68页哦2022/9/1754一一 CMOS反相器反相器 二二 其它类型的其它类型的CMOS门电路门电路 12.3.8 CMOS12.3.8 CMOS 门电路门电路第55页，此课件共68页哦20

29、22/9/1755MOS门电路：以MOS管作为开关元件构成的门电路。MOS门电路，尤其是CMOS门电路具有制造工艺简单、集成度高、抗干扰能力强、功耗低、价格便宜等优点，得到了十分迅速的发展。12.3.8 CMOS 门电路门电路第56页，此课件共68页哦2022/9/1756一一 CMOS反相器反相器1MOS管的开关特性 MOS管有NMOS管和PMOS管两种。当NMOS管和PMOS管成对出现在电路中，且二者在工作中互补，称为CMOS管(意为互补)。MOS管有增强型和耗尽型两种。在数字电路中，多采用增强型。第57页，此课件共68页哦2022/9/1757图2-24 NMOS管的电路符号及转移特性

30、(a)电路符号 （b）转移特性D接正电源截止导通导通电阻相当小（1）NMOS管的开关特性 第58页，此课件共68页哦2022/9/1758图2-25 PMOS管的电路符号及转移特性 (a)电路符号 （b）转移特性D接负电源（2）PMOS管的开关特性 导通导通电阻相当小截止第59页，此课件共68页哦2022/9/1759图2-26 CMOS反相器 PMOS管负载管NMOS管驱动管 开启电压|UTP|=UTN，且小于VDD。2CMOS反相器的工作原理 （1）基本电路结构第60页，此课件共68页哦2022/9/1760 （2）工作原理图2-26 CMOS反相器 UIL=0V截止导通UOHVDD当uI

31、=UIL=0V时，VTN截止，VTP导通，uO=UOHVDD 第61页，此课件共68页哦2022/9/1761图2-26 CMOS反相器 UIH=VDD截止UOL 0V当uI=UIH=VDD，VTN导通，VTP截止，uO=UOL0V导通第62页，此课件共68页哦2022/9/1762 （3）逻辑功能实现反相器功能（非逻辑）。（4）工作特点VTP和VTN总是一管导通而另一管截止，流过VTP和VTN的静态电流极小（纳安数量级），因而CMOS反相器的静态功耗极小。这是CMOS电路最突出的优点之一。第63页，此课件共68页哦2022/9/1763二二 其它类型的其它类型的CMOS门电路门电路 负载管串

32、联（串联开关）1 CMOS或非门 驱动管并联（并联开关）图2-28 CMOS或非门 A、B有高电平，则驱动管导通、负载管截止，输出为低电平。10截止导通第64页，此课件共68页哦2022/9/1764 该电路具有或非逻辑功能,即Y=A+B 当输入全为低电平，两个驱动管均截止，两个负载管均导通，输出为高电平。00截止导通1第65页，此课件共68页哦2022/9/1765图2-29 CMOS与非门 该电路具有与非逻辑功能，即 Y=AB2 CMOS与非门 负载管并联（并联开关）驱动管串联（串联开关）第66页，此课件共68页哦2022/9/1766 （1）电路结构C和C是一对互补的控制信号。由于VTP和VTN在结构上对称，所以图中的输入和输出端可以互换，又称双向开关。3 CMOS传输门 图2-30 CMOS传输门（a）电路 （b）逻辑符号第67页，此课件共68页哦2022/9/1767若 C=1（接VDD)、C=0（接地），当0uI(VDD|UT|)时，VTN导通；当|UT|uIVDD 时，VTP导通；uI在0VDD之间变化时，VTP和VTN至少有一管导通，使传输门TG导通。（2）工作原理（了解）若 C=0（接地)、C =1（接VDD），uI在0VDD 之间变化时，VTP和VTN均截止，即传输门TG截止。第68页，此课件共68页哦2022/9/1768