第三章组合逻辑PPT讲稿.ppt

《第三章组合逻辑PPT讲稿.ppt》由会员分享，可在线阅读，更多相关《第三章组合逻辑PPT讲稿.ppt（69页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、第三章组合逻辑第1页，共69页，编辑于2022年，星期二掌握掌握了解了解上述各种集成组合逻辑电路的应用和使用方法上述各种集成组合逻辑电路的应用和使用方法 熟悉熟悉上述各种组合逻辑电路工作原理上述各种组合逻辑电路工作原理（2）组合逻辑电路的设计方法）组合逻辑电路的设计方法（3）各种译码器、编码器、全加器、数值比较器、）各种译码器、编码器、全加器、数值比较器、数据选择器、数据分配器的逻辑功能数据选择器、数据分配器的逻辑功能本章教学基本要求本章教学基本要求（1）组合逻辑电路的分析方法）组合逻辑电路的分析方法第2页，共69页，编辑于2022年，星期二概念概念 指任何时刻的输出仅取决于该时刻指任何时刻的

2、输出仅取决于该时刻输入信号的组合，而与电路原有的状输入信号的组合，而与电路原有的状态无关的电路。态无关的电路。数字电路根据逻辑功能特点的不同分为数字电路根据逻辑功能特点的不同分为 组合逻辑电路组合逻辑电路 时序逻辑电路时序逻辑电路 指任何时刻的输出不仅取决于该时刻指任何时刻的输出不仅取决于该时刻输入信号的组合，而且与电路原有的状输入信号的组合，而且与电路原有的状态有关的电路。态有关的电路。第3页，共69页，编辑于2022年，星期二二、组合逻辑电路的特点二、组合逻辑电路的特点功能特点：功能特点：没有存储和记忆作用。没有存储和记忆作用。组成特点：组成特点：由门电路构成，不含记忆单元，只存在从输入到

3、由门电路构成，不含记忆单元，只存在从输入到输出的通路，没有反馈回路。输出的通路，没有反馈回路。组合电路可以有一个或多个输入端组合电路可以有一个或多个输入端,也可以有一个或多也可以有一个或多个输出端个输出端 组合逻辑电路的组合逻辑电路的一般框图一般框图表达式形式表达式形式第4页，共69页，编辑于2022年，星期二3.1组合逻辑组合逻辑 电路的分析电路的分析分析思路：分析思路：基本步骤：基本步骤：根根据据给给定定逻逻辑辑电电路路，找找出出输输出出输输入入间间的的逻逻辑辑关关系系，从从而确定电路的逻辑功能。而确定电路的逻辑功能。根据给定逻辑图根据给定逻辑图写出输出逻辑式写出输出逻辑式，并进行必要的化

4、简，并进行必要的化简列真值表列真值表分析逻辑功能分析逻辑功能一、组合逻辑电路的基本分析方法一、组合逻辑电路的基本分析方法第5页，共69页，编辑于2022年，星期二 例例 分析下图所示逻辑电路的功能。分析下图所示逻辑电路的功能。解：解：(1)写出输出逻辑函数式写出输出逻辑函数式(3)分析逻辑功能分析逻辑功能(2)列逻辑函数真值表列逻辑函数真值表通过分析表达式和通过分析表达式和真值表特点来说明功能。真值表特点来说明功能。图示电路是由五个图示电路是由五个与非与非门构成的门构成的异或异或门门11011000ZBA输输 出出输输 入入1010第6页，共69页，编辑于2022年，星期二 初学者一般从输入向

5、输出逐级写出各个初学者一般从输入向输出逐级写出各个门的输出逻辑式。熟练后可从输出向输入直门的输出逻辑式。熟练后可从输出向输入直接推出整个电路的输出逻辑式。接推出整个电路的输出逻辑式。例例 分析下图电路的逻辑功能。分析下图电路的逻辑功能。解：解：(1)写出输出逻辑函数式写出输出逻辑函数式()分析逻辑功能分析逻辑功能该电路为四个门电路构成的该电路为四个门电路构成的异或异或门门第7页，共69页，编辑于2022年，星期二设计思路：设计思路：基本步骤：基本步骤：分析给定逻辑要求，设计出能实现该功能的组合逻分析给定逻辑要求，设计出能实现该功能的组合逻辑电路。辑电路。分析设计要求并分析设计要求并列出真值表列

6、出真值表求最简输出逻辑求最简输出逻辑式式画逻辑图。画逻辑图。首先分析给定问题，弄清楚输入变量和输出变量是哪首先分析给定问题，弄清楚输入变量和输出变量是哪些，并规定它们的含义与逻辑取值些，并规定它们的含义与逻辑取值(即规定它们何时取值即规定它们何时取值 0，何时取值，何时取值1)。然后分析输出变量和输入变量间的逻辑关系，。然后分析输出变量和输入变量间的逻辑关系，列出真值表。列出真值表。根根据据真真值值表表用用代代数数法法或或卡卡诺诺图图法法求求最最简简与与或或式式，然然后后根根据据题题中中对对门门电电路路类类型型的的要要求求，将将最最简简与与或或式式变变换换为为与与门门类类型型对对应应的的最最简

7、式。简式。3.23.2组合逻辑电路的设计组合逻辑电路的设计第8页，共69页，编辑于2022年，星期二真值表真值表电路功电路功能描述能描述例例例例：设计一个楼上、楼下开关的控制逻辑电路来控制设计一个楼上、楼下开关的控制逻辑电路来控制楼梯上的路灯，使之在上楼前，用楼下开关打开电灯，楼梯上的路灯，使之在上楼前，用楼下开关打开电灯，上楼后，用楼上开关关灭电灯；或者在下楼前，用楼上楼后，用楼上开关关灭电灯；或者在下楼前，用楼上开关打开电灯，下楼后，用楼下开关关灭电灯。上开关打开电灯，下楼后，用楼下开关关灭电灯。设楼上开关为A，楼下开关为B，灯泡为Y。并设A、B闭合时为1，断开时为0；灯亮时Y为1，灯灭时

8、Y为0。根据逻辑要求列出真值表。1 穷举法 1 第9页，共69页，编辑于2022年，星期二 2 逻辑表达式或逻辑表达式或卡诺图卡诺图最简与或最简与或表达式表达式化简 3 2 已为最简与或表达式 4 逻辑变换逻辑变换 5 逻辑电路图逻辑电路图用与非门实现用异或门实现第10页，共69页，编辑于2022年，星期二真值表真值表电路功能电路功能描述描述例例例例：用与非门设计一个举重裁判表决电路。用与非门设计一个举重裁判表决电路。设举重比赛有设举重比赛有3个裁判，一个主裁判和两个副个裁判，一个主裁判和两个副裁判。杠铃完全举上的裁决由每一个裁判按一下自己面前的按钮裁判。杠铃完全举上的裁决由每一个裁判按一下自

9、己面前的按钮来确定。只有当两个或两个以上裁判判明成功，并且其中有一个来确定。只有当两个或两个以上裁判判明成功，并且其中有一个为主裁判时，表明成功的灯才亮。为主裁判时，表明成功的灯才亮。设主裁判为变量A，副裁判分别为B和C；表示成功与否的灯为Y，根据逻辑要求列出真值表。1 穷举法 1 2 2 逻辑表达式逻辑表达式第11页，共69页，编辑于2022年，星期二 3 卡诺图卡诺图最简与或最简与或表达式表达式化简 4 5 逻辑变换逻辑变换 6 逻辑电路逻辑电路图图 3 化简 4 111Y=AB+AC 5 6 第12页，共69页，编辑于2022年，星期二例例2 2：课前任务：课前任务：设计一个三人表决逻辑

10、电路，要求设计一个三人表决逻辑电路，要求:三人三人A A、B B、C C各控各控制一个按键，按下为制一个按键，按下为“1”“1”，不按为，不按为“0”“0”。多数。多数（2 2）按下为通过。通过时按下为通过。通过时L L1 1，不通过，不通过L L0 0。用与。用与非门实现。非门实现。L LA AB BC C+5V+5V要设计要设计的逻辑的逻辑电路电路第13页，共69页，编辑于2022年，星期二A B C L 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 1 1 0 0 0 1 0 1 1 1 1 0 1 1 1 1 1 A ABCBC0000111110111100002 2、

11、用画卡诺图化简、用画卡诺图化简L=AC+BC+ABL=AC+BC+AB3 3、写出最简写出最简“与或与或”式式1 1、列真值表、列真值表BCBCACACABAB第14页，共69页，编辑于2022年，星期二4 4、用与非门实现逻辑电路、用与非门实现逻辑电路L=AB+AC+BC L=AB+AC+BC=AB AC BC=AB AC BC&A AB BC CL L&第15页，共69页，编辑于2022年，星期二只考虑两个只考虑两个1位二进制数位二进制数A和和B相加，不考相加，不考虑低位来的进位数的相加称为半加，实现虑低位来的进位数的相加称为半加，实现半加的电路称为半加器半加的电路称为半加器 能够实现加法

12、运算的电路称为能够实现加法运算的电路称为加法器加法器 半加器半加器全加器全加器 除了两个位二进制数相加以外除了两个位二进制数相加以外,还还与低位向本位的进位数相加与低位向本位的进位数相加,称之为全加称之为全加,所构成的电路称为全加器所构成的电路称为全加器第16页，共69页，编辑于2022年，星期二 输入：输入：A、B 分别表示两个分别表示两个1位二位二进制数对应位的被除数和加数，进制数对应位的被除数和加数，表示低位来的进位数。表示低位来的进位数。输出：输出：求得本位的和求得本位的和 及向高及向高位的进位数位的进位数 作为输出作为输出.解：解：（2 2）逻辑函数式逻辑函数式 例例 试设计位全加器

13、试设计位全加器电路。电路。(1)分析命题，列真值表。分析命题，列真值表。输出输出 输入输入0 01 01 00 11 00 10 11 10 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1第17页，共69页，编辑于2022年，星期二半加器电半加器电路能用与非门路能用与非门实现吗？实现吗？(3)对逻辑函数式进行化简对逻辑函数式进行化简(4)得出得出1 1位全加器逻辑图位全加器逻辑图 原式为最简经变换得到三变量的异或式而原式为最简经变换得到三变量的异或式而 的原式可以化简为的原式可以化简为 但但为了整个电路最简为了整个电路最简 可与可与 公用公用请同学们练习一下：半加

14、器如何用电路实现？第18页，共69页，编辑于2022年，星期二本节小结组组合合电电路路的的特特点点：在在任任何何时时刻刻的的输输出出只只取取决决于于当当时时的的输输入入信信号号，而而与与电电路路原原来来所所处处的的状状态态无无关关。实实现现组组合合电路的基础是逻辑代数和门电路。电路的基础是逻辑代数和门电路。组组合合电电路路的的逻逻辑辑功功能能可可用用逻逻辑辑图图、真真值值表表、逻逻辑辑表表达达式式、卡卡诺诺图图和和波波形形图图等等5种种方方法法来来描描述述，它它们们在在本本质质上上是是相相通通的的，可以互相转换。可以互相转换。组组合合电电路路的的设设计计步步骤骤：逻逻辑辑图图写写出出逻逻辑辑表

15、表达达式式逻逻辑辑表达式化简表达式化简列出真值表列出真值表逻辑功能描述。逻辑功能描述。组组合合电电路路的的设设计计步步骤骤：列列出出真真值值表表写写出出逻逻辑辑表表达达式式或或画出卡诺图画出卡诺图逻辑表达式化简和变换逻辑表达式化简和变换画出逻辑图。画出逻辑图。在在许许多多情情况况下下，如如果果用用中中、大大规规模模集集成成电电路路来来实实现现组组合合函函数，可以取得事半功倍的效果。数，可以取得事半功倍的效果。第19页，共69页，编辑于2022年，星期二常用集成组合逻辑电路常用集成组合逻辑电路数据选择器数据选择器七段显示译码器七段显示译码器译码器译码器 加法器加法器编码器编码器第20页，共69页

16、，编辑于2022年，星期二编码：编码：用数字或某种文字和符号来表示某一对象或信号的过程。用数字或某种文字和符号来表示某一对象或信号的过程。数字电路中，一般用的是二进制编码。二进制只有数字电路中，一般用的是二进制编码。二进制只有0 0和和1 1两个数码，可以把若干个两个数码，可以把若干个0 0和和1 1按一定规律编排起来组按一定规律编排起来组成不同的代码（二进制数）来表示某一对象或信号。成不同的代码（二进制数）来表示某一对象或信号。一一位二进制代码有位二进制代码有0 0和和1 1两种，可以表示两个信号。两种，可以表示两个信号。n n位二进制代码位二进制代码有有2 2n n种，可以表示种，可以表示

17、2 2n n个信号。个信号。这种二进制编码在电路上容易这种二进制编码在电路上容易实现。实现。对对N N个信号进行编码时，应按个信号进行编码时，应按N N 2 2n n 来确定二进制代码来确定二进制代码的位数的位数n n3.33.3编码器编码器第21页，共69页，编辑于2022年，星期二 n 位二进制代码有位二进制代码有 2n 个状态，可个状态，可表示表示2n个信息。个信息。二进制编码器二进制编码器由图可写出编码器的输由图可写出编码器的输出逻辑函数为出逻辑函数为由此式可列出由此式可列出真值表为真值表为输输 出出输输 入入11101111111011101111111011101111100111

18、10110111011110111010111110111001111100100011111110Y0Y1Y2I7I6I5I4I3I2I1I0原原码码输输出出被编信号低电平有效。被编信号低电平有效。8 8线线3 3线线编编码码器器输输入入8 8个个信信号号Y0=I1I3I5I7Y2=I4I5I6I7Y1=I2I3I6I7输输出出3 3位位二二进进制制对对N个信号进行编码时，应按个信号进行编码时，应按公式公式2n N来确定需要使用来确定需要使用的二进制代码的位数的二进制代码的位数n.第22页，共69页，编辑于2022年，星期二二十进制编码器二十进制编码器将将 0 9 十个十进制十个十进制数转换

19、为二进制代码的数转换为二进制代码的电路。又称电路。又称十进制编码十进制编码器器。输入输入十进十进制数制数 输出输出8421BCD码码A B C D 0 1 2 3 4 5 6 7 8 90 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 0 0 0 1 0 0 1 1010个个输输入入端端8421编码器编码器4 4个输出端个输出端B=“7”+“6”+“5”+“4”A=“9”+“8”C=“7”+“6”+“3”+“2”D=“9”+“7”+“5”+“3”+“1”第23页，共69页，编辑于2022年，星期二为何要使用优为何

20、要使用优先编码器？先编码器？优先编码器优先编码器(即即 Priority Encoder)1111000000001101000000101001000000010001000011000001000010000001001000000001000000000001Y0Y1Y2I7I6I5I4I3I2I1I0输输 出出输输 入入允许同时输入数个编码信号，但只对其中优先允许同时输入数个编码信号，但只对其中优先权最高的信号进行编码输出的电路。权最高的信号进行编码输出的电路。普通编码器在任何时普通编码器在任何时刻只允许一个输入端请求刻只允许一个输入端请求编码，否则输出发生混乱。编码，否则输出发生混乱

21、。第24页，共69页，编辑于2022年，星期二54LS14854LS148优先编码器优先编码器1 1 1 1 1100000000011111111000000001111111111111111111111111111111111 1 11 1 10 0 00 0 10 1 00 1 11 0 11 0 01 1 01 00 10 10 10 10 10 10 10 1被编码对象被编码对象选选通通控控制制端端代码输出端代码输出端状态标状态标志端志端第25页，共69页，编辑于2022年，星期二54LS154LS14848逻逻辑图辑图被编码的对象被编码的对象,.低电平有效低电平有效选通控制端选通

22、控制端,低电平有低电平有效效,只有当其为只有当其为0时才可时才可以进行编码以进行编码代码输代码输出端出端,为为反码形反码形式式输出标志输出标志位位54LS14854LS148逻辑符号逻辑符号图图第26页，共69页，编辑于2022年，星期二从组合逻辑电路设计思路进行介绍从组合逻辑电路设计思路进行介绍同同理理电路图电路图第27页，共69页，编辑于2022年，星期二Y YS S=1,1=1,1#芯芯片停止工作，片停止工作，1 1#芯片输出芯片输出Y Y2 2Y Y1 1Y Y0 0=111=111将两块将两块54LS148芯片级联起来就可将输入端扩展为芯片级联起来就可将输入端扩展为16个，组成个，组

23、成16线线4线优先编码器线优先编码器总输出总输出的最高的最高位输出，位输出，高电平高电平有效有效ST=0允许允许工作工作ININ8 8ININ1515有输入有输入54LS1481 1 1 1 01 0 010 1 1如果如果IN15IN8中无低中无低电平，则电平，则2#芯片的芯片的YS=Y3=0，允许，允许1#芯片芯片工作，将对工作，将对IN7IN0中中优先权高的实行编码优先权高的实行编码1 1 00 1 01 1 11 0 11以此类推以此类推总的输出标总的输出标志志,时编码器工时编码器工作作1 1 10第28页，共69页，编辑于2022年，星期二主要要求：主要要求：理解译码的理解译码的概念

24、概念。掌握二进制译码器掌握二进制译码器 54LS138 的的逻辑功能和逻辑功能和使用方法。使用方法。理解其他常用译码器的理解其他常用译码器的逻辑功能和使用方法逻辑功能和使用方法。掌握掌握用二进制译码器用二进制译码器实现实现组合逻辑电路的组合逻辑电路的方法方法。3.43.4译码器译码器第29页，共69页，编辑于2022年，星期二译码的概念与类型译码的概念与类型 译码译码是是编码编码的逆过程。的逆过程。将表示特定意义信息的二进制将表示特定意义信息的二进制代码翻译出来。代码翻译出来。多输入多输入,多输出的组合逻辑电路多输出的组合逻辑电路 译码器译码器 二进制译码器二进制译码器 二二-十进制译码器十进

25、制译码器 显示译码器显示译码器 译码器译码器(即即 Decoder)二进制二进制代码代码 与输入代与输入代码对应的码对应的特定信息特定信息 译译码码器器 第30页，共69页，编辑于2022年，星期二一一.二进制译码器二进制译码器 将输入二进制代码译成将输入二进制代码译成相应输出信号的电路。相应输出信号的电路。n 位位二进制二进制代码代码 2n 位位译码译码输出输出二进制二进制译码器译码器 译码输出译码输出100011010001001010000100Y3Y2Y1Y0A0A1译码输入译码输入译码输出高电平有效译码输出高电平有效译码输出译码输出011111101101110110111000Y3

26、Y2Y1Y0A0A1译码输入译码输入0000译码输出低电平有效译码输出低电平有效第31页，共69页，编辑于2022年，星期二2 2线线-4-4线译码器逻辑图线译码器逻辑图第32页，共69页，编辑于2022年，星期二允许译码器工作允许译码器工作禁止禁止译码译码 Y7 Y0 由输入二进制码由输入二进制码 A2、A1、A0 的取值决定。的取值决定。输出逻辑函数式输出逻辑函数式Y0=A2A1A0Y1=A2A1A0Y2=A2A1A0Y3=A2A1A0Y4=A2A1A0Y5=A2A1A0Y6=A2A1A0Y7=A2A1A0111111110000000001111111111011011111101101

27、1101111110101111011110010111110111110011111101101001111111011000111111110000011111111111111111110Y7Y6Y5Y4Y3Y2Y1Y0A0A1A2STB STCSTA输出输出输入输入54LS138 真值表真值表 11111111111111111111000000000111111110000000001111111111101111110111101111110111101111001111101111101111101101011111101100111111100003 3线线-8-8线二进制译线

28、二进制译码器真值表码器真值表(一一)译码器译码器 工作原理工作原理逻辑图逻辑图第33页，共69页，编辑于2022年，星期二(二二)二进制译码器的应用二进制译码器的应用1 1、用于译码器的、用于译码器的功能扩展功能扩展例：用两片例：用两片54LS138的的8位输出通过级联实现位输出通过级联实现4线线-16线译码的输出线译码的输出00不工作不工作正常正常译码译码1不工不工作作正常译正常译码码有一个为低有一个为低电平电平有一个与代码对有一个与代码对应的输出端为低应的输出端为低电平电平地址码的最地址码的最高位高位第34页，共69页，编辑于2022年，星期二2 2、用作、用作数据分配器数据分配器在数据传

29、输系统中，经常需要将总线中的数据传输到多个支在数据传输系统中，经常需要将总线中的数据传输到多个支路中的一路上去，传往支路中哪些一路，就需要用唯一地址路中的一路上去，传往支路中哪些一路，就需要用唯一地址译码器来选择。在这种装置中，译码器起着数据分配的作用，译码器来选择。在这种装置中，译码器起着数据分配的作用，这种装置叫这种装置叫数据分配器数据分配器与地址代码对应的最小项如果令如果令 而将输入数据而将输入数据D从从 端输入，端输入，则在地址码确定后则在地址码确定后 、均为均为1，那么，由地址，那么，由地址确定的输出确定的输出 ，即总线上的数据，即总线上的数据D以反码形式以反码形式从从 端送出，欲得

30、到原码输出只需在数据端送出，欲得到原码输出只需在数据D与与 端端之间加反相器即可之间加反相器即可译码器数译码器数据分配功据分配功能示意图能示意图第35页，共69页，编辑于2022年，星期二3 3、用作、用作构成构成组合逻辑函数组合逻辑函数利用一些附加的门电路将最小项（利用一些附加的门电路将最小项（n位地址输入的二进制译码器有位地址输入的二进制译码器有2n个代码输入，包含个代码输入，包含n变量函数的全部最小项变量函数的全部最小项）恰当地组合起来）恰当地组合起来,即可产生任即可产生任何何n n变量的组合逻辑函数即二进制译码器可充当变量的组合逻辑函数即二进制译码器可充当组合逻辑函数发生器组合逻辑函数

31、发生器。例例 用用3 3线线-8-8线序列码器线序列码器74LS13874LS138实现下列多输出组合逻辑函实现下列多输出组合逻辑函数数.输出的逻辑函数式为输出的逻辑函数式为第36页，共69页，编辑于2022年，星期二只要令只要令74LS138的地址输入端的地址输入端A2=A、A1=B、A0=C，则它的各输出端就是各输入变量最小项的，则它的各输出端就是各输入变量最小项的反函数形式反函数形式。即。即Y0Y7分别对应为分别对应为m0m7.解：解：根据给定函数变换为最小项之和的形式根据给定函数变换为最小项之和的形式运用还原律和摩根定理将函数变换为运用还原律和摩根定理将函数变换为在在74LS138之后

32、再加四个与非门就可以实现这些函数。之后再加四个与非门就可以实现这些函数。第37页，共69页，编辑于2022年，星期二在用高电平输出有效的译码器实现组合函数时在用高电平输出有效的译码器实现组合函数时,译码器输译码器输出为各地址输入变量最小项的原函数出为各地址输入变量最小项的原函数.只要将下面的电路只要将下面的电路中的与非门换成或门就可以了中的与非门换成或门就可以了第38页，共69页，编辑于2022年，星期二这种译码器是这种译码器是4线线-10线译码器线译码器,它的功能是将它的功能是将8421BCD码译成码译成10个有效电平个有效电平(高电平或低电平高电平或低电平)的输出信号的输出信号,所以称其为

33、二所以称其为二-十进制十进制译码器译码器,属于代码变换译码器属于代码变换译码器.二、二十进制译码器二、二十进制译码器 10 个译码输出端个译码输出端.当伪码输入时当伪码输入时,十个输出端均十个输出端均为非有效电平为非有效电平.如输出低电平有效如输出低电平有效,当伪码输入时当伪码输入时,输出增为高电平输出增为高电平,处处于无效状态于无效状态.4位地址输位地址输入端入端输入代码输入代码“0-9”时时有对应的输出有对应的输出,输输入代码入代码“10-15”为为伪码伪码,没有与之对没有与之对应的输出应的输出第39页，共69页，编辑于2022年，星期二三、显示译码器三、显示译码器 将输入的将输入的 BC

34、D 码译成相应输出信号，以驱动显示器显示码译成相应输出信号，以驱动显示器显示出相应数字的电路。出相应数字的电路。数字显示电路组成方框图数字显示电路组成方框图第40页，共69页，编辑于2022年，星期二(一一)数码显示器简介数码显示器简介为了直观地显示十进制数码，目前广泛采用七段字符显为了直观地显示十进制数码，目前广泛采用七段字符显示器，或称为七段数码管。这种字符显示器是由七段可发光示器，或称为七段数码管。这种字符显示器是由七段可发光的线段拼合而成的。利用其不同的组合方式显示的线段拼合而成的。利用其不同的组合方式显示“0-9”的十的十进制码。进制码。1.七段字符显示器七段字符显示器段组合图段组合

35、图分段布置图分段布置图第41页，共69页，编辑于2022年，星期二数码显示器件按发光物质的不同分类数码显示器件按发光物质的不同分类气体放电显示器气体放电显示器荧光数字显示器荧光数字显示器半导体显示器半导体显示器液体数字显示器液体数字显示器辉光数码管、等离子体显示板辉光数码管、等离子体显示板荧光数码管、场致发光数字板荧光数码管、场致发光数字板亦称为发光二板管（亦称为发光二板管（LED）显示器）显示器液晶显示器、电泳显示器液晶显示器、电泳显示器半导体数码管半导体数码管液晶显示器液晶显示器第42页，共69页，编辑于2022年，星期二（1）半导体数码管）半导体数码管当前用得最广泛的显示器之一，它是用发

36、光二板管（当前用得最广泛的显示器之一，它是用发光二板管（LED）来组成字）来组成字形显示数字、文字和符号的。形显示数字、文字和符号的。发光原理发光原理在半导体裁中掺入浓度很高的杂质而成的，所用材料有砷化镓、磷化镓、在半导体裁中掺入浓度很高的杂质而成的，所用材料有砷化镓、磷化镓、磷砷化等。在二极管正向导通时，电子和空穴大量复合，把多余的能量磷砷化等。在二极管正向导通时，电子和空穴大量复合，把多余的能量以光的形式释放出来，便发出一定波长的可见光，所含磷、砷的比例不以光的形式释放出来，便发出一定波长的可见光，所含磷、砷的比例不同，发出光的波长（颜色）也不同，有绿，黄，橙及其中间色等。同，发出光的波长

37、（颜色）也不同，有绿，黄，橙及其中间色等。第43页，共69页，编辑于2022年，星期二半导体数码显示器内部接法半导体数码显示器内部接法共阳接法共阳接法 共阴接法共阴接法 共阳数码管是将各发光二极管阳极连共阳数码管是将各发光二极管阳极连在一起，接高电平，而阴极分别由译码器在一起，接高电平，而阴极分别由译码器输出端来驱动。输出端来驱动。这种显示器由输出低电平有效这种显示器由输出低电平有效的译码器来驱动。的译码器来驱动。当译码输出某段码为低电平当译码输出某段码为低电平时，二极管导通发光。时，二极管导通发光。当译码输出某段码为高电平时，当译码输出某段码为高电平时，相应的发光二极管就导通发光，显示相相应

38、的发光二极管就导通发光，显示相应的数码应的数码。共阴数码管将各发光二极管阴极共阴数码管将各发光二极管阴极连在一起接低电平，阳极分别由译码连在一起接低电平，阳极分别由译码器输出端来驱动。器输出端来驱动。这种显示器可用输出高电平有效的这种显示器可用输出高电平有效的译码器来驱动译码器来驱动第44页，共69页，编辑于2022年，星期二主要优点：工作电压低、体积小、寿命长、响应时间主要优点：工作电压低、体积小、寿命长、响应时间短、可靠性高和亮度也较高等。短、可靠性高和亮度也较高等。主要缺点：工作电流大主要缺点：工作电流大。共共阴阴极极显显示示器器BS20BS201 1BS202BS202BS207BS2

39、07LCS011-11LCS011-11共共阳阳极极显显示示器器BS204BS204BS206BS206LA5011-11LA5011-11为了将显示器电流限制在允许范围内，在译码器每一个输出端与显示为了将显示器电流限制在允许范围内，在译码器每一个输出端与显示器输入端之间应接入合适的限流电阻，其器输入端之间应接入合适的限流电阻，其计算公式计算公式为：为：或或电源电压电源电压译码器输出译码器输出高电平的值高电平的值LED发光时发光时额定电压额定电压LED发光时发光时的额定电流的额定电流第45页，共69页，编辑于2022年，星期二即液态晶体即液态晶体(2)液晶液晶显示器显示器(LCD)点亮七段液晶

40、数码管的方法与半导体数码管类似。点亮七段液晶数码管的方法与半导体数码管类似。主要优点：工作电压低，功耗极小。主要优点：工作电压低，功耗极小。主要缺点：显示欠清晰，响应速度慢。主要缺点：显示欠清晰，响应速度慢。液晶显示原理：无外加电场作用时，液晶分子排液晶显示原理：无外加电场作用时，液晶分子排列整齐，入射的光线绝大部分被反射回来，液晶呈透列整齐，入射的光线绝大部分被反射回来，液晶呈透明状态，不显示数字；当在明状态，不显示数字；当在相应字段的电极上加电压相应字段的电极上加电压时，液晶中的导电正离子作定向运动，在运动过程中时，液晶中的导电正离子作定向运动，在运动过程中不断撞击液晶分子，不断撞击液晶分

41、子，破坏了液晶分子的整齐排列，液破坏了液晶分子的整齐排列，液晶对入射光产生散射而变成了暗灰色，于是显示出相晶对入射光产生散射而变成了暗灰色，于是显示出相应的数字。应的数字。当外加电压断开后，液晶分子又将恢复到当外加电压断开后，液晶分子又将恢复到整齐排列状态，字形随之消失。整齐排列状态，字形随之消失。第46页，共69页，编辑于2022年，星期二 (1)(1)共阴共阴LEDLED数码管显示译码器数码管显示译码器 (2)(2)共阳共阳LEDLED数码管显示译码器数码管显示译码器 (3)(3)液晶七段数码显示译码器液晶七段数码显示译码器 2.2.BCD-BCD-七段显示译码器七段显示译码器第47页，共

42、69页，编辑于2022年，星期二（1）共阴）共阴LED数码管显示译码器数码管显示译码器用异或门驱动液晶显示器电路图用异或门驱动液晶显示器电路图工作波形图工作波形图第48页，共69页，编辑于2022年，星期二 输入输入 输出输出显示显示RBIENRBOXxx0 xxxx1111111 8 8Xx01xxxx000000010110000100000000011000001111110 0 0X011000100110000 1 1X011001001101101 2 2X011001101111001 3 3X011010000110011 4 4X011010101011011 5 5X011

43、011001011111 6 6X011011101110000 7 7X011100001111111 8 8X011100101111011 9 9X011101000000000 0 0 0111111X111xxxxxxxxxxx*1451314513 功功 能能 表表第49页，共69页，编辑于2022年，星期二灯测试输入端灯测试输入端最高优先权最高优先权消消隐隐输输入入端端次次优优先先权权数据锁存输入端数据锁存输入端灭零输入端灭零输入端逻辑符号逻辑符号灭零输出端灭零输出端BCD-七段锁存七段锁存/译码译码/驱动器驱动器 14513第50页，共69页，编辑于2022年，星期二与数码管的

44、连接图与数码管的连接图第51页，共69页，编辑于2022年，星期二有灭零控制功能的有灭零控制功能的8位数码显示系统位数码显示系统第52页，共69页，编辑于2022年，星期二由于灭零输入端接低由于灭零输入端接低电平时灭零电平时灭零,故正常故正常显示时需接显示时需接+Vcc共阳极共阳极LED数码管与译码器接线图数码管与译码器接线图(2)(2)共阳共阳LEDLED数码管显示译码器数码管显示译码器第53页，共69页，编辑于2022年，星期二液晶七段数码显示译码器液晶七段数码显示译码器BIBILELEM MD3D2D1D0D3D2D1D0功能功能(YaYg)1X*X 消消 隐隐01*00001001 显

45、示显示0901*10101111 不显示不显示00*X 锁锁 存存14543 BCD-七段码液晶驱动器功能表七段码液晶驱动器功能表显示方式控显示方式控制端制端当当M=0时时,用于驱动共阴用于驱动共阴LED数码管数码管,这时译码输出这时译码输出Yi为高电平为高电平;当当M=1时时,用于驱动共阳用于驱动共阳LED数码管数码管,Yi输出为低电平输出为低电平;当用于液晶显示时当用于液晶显示时,应从应从M端加端加30200方波方波,则则Yi输出为反相的方输出为反相的方波波,且且M端方波与端方波与LCD公共电极相连公共电极相连,因而驱动其段码显示因而驱动其段码显示.(3)液晶七段数码显示译码器第54页，共

46、69页，编辑于2022年，星期二实现多位加法运算的电路实现多位加法运算的电路其低位进位输出端依次连至相邻高位的其低位进位输出端依次连至相邻高位的进位输入端，最低位进位输入端接地。因此，进位输入端，最低位进位输入端接地。因此，高位数的相加必须等到低位运算完成后才能高位数的相加必须等到低位运算完成后才能进行，这种进位方式称为串行进位。运算速进行，这种进位方式称为串行进位。运算速度较慢。度较慢。其进位数直接由加数、被加数和最低其进位数直接由加数、被加数和最低位进位数形成。各位运算并行进行。运算位进位数形成。各位运算并行进行。运算速度快。速度快。串行进位加法器串行进位加法器超前进位加法器超前进位加法器

47、补充例题补充例题3.53.5加法器加法器第55页，共69页，编辑于2022年，星期二串行进位加法器举例串行进位加法器举例A3B3C3S3COCIS2S1S0A2B2A1B1A0B0COCICOCICOCICI加数加数 A 输入输入A3A2A1A0B3B2B1B0B3B2B1B0加数加数 B 输入输入低位的进位输出低位的进位输出 CO 依次加到相邻高位依次加到相邻高位的进位输入端的进位输入端 CI。相加结果读数为相加结果读数为 C3S3S2S1S0和数和数进位数进位数串行加法器主要缺点是工作串行加法器主要缺点是工作(运算运算)速度慢速度慢跳过补充例题第56页，共69页，编辑于2022年，星期二超

48、前进位加法器举例：超前进位加法器举例：CT74LS283相加结果读数相加结果读数为为 C3S3S2S1S0 4 位二进制加数位二进制加数 B 输入端输入端 4 位二进制加数位二进制加数 A 输入端输入端低位片进位输入端低位片进位输入端本位和输出端本位和输出端向高位片的进向高位片的进位输出位输出A3A2A1A0B3B2B1B0CI0CO4F3F2F1F0S3S2S1S0C3CT74LS283逻辑符号逻辑符号与串行进位加法器区别与串行进位加法器区别:超前超前进位加法器运算时间的缩短是进位加法器运算时间的缩短是以增加电路复杂程度为代价而以增加电路复杂程度为代价而换取的换取的第57页，共69页，编辑于

49、2022年，星期二3.6.13.6.1数值比较器数值比较器 Digital Comparator，又称数字比较器。，又称数字比较器。用用于比较两个数的大小。于比较两个数的大小。(一一)1 位数值比较器位数值比较器 输输 入入输输 出出ABY(AB)Y(AB)Y(A=B)00001010101010011001ABAABABBY(AB)3.63.6数值比较器和数据选择器数值比较器和数据选择器第58页，共69页，编辑于2022年，星期二(二二)多位数值比较器多位数值比较器可利用可利用 1 位数值比较器构成位数值比较器构成比较原理：从最高位开始逐步向低位进行比较。比较原理：从最高位开始逐步向低位进行

50、比较。例如例如 比较比较 A=A3A2A1A0 和和 B=B3B2B1B0 的大小：的大小：若若 A3 B3，则，则 A B；若；若 A3 B3，则，则 A B2，则，则 A B；若；若 A2 B2，则，则 A B；若若 A2=B2，则再去比较更低位。，则再去比较更低位。依次类推，直至最低位比较结束。依次类推，直至最低位比较结束。第59页，共69页，编辑于2022年，星期二3.6.2 3.6.2 数据选择器数据选择器一、功能与电路一、功能与电路 数据选择器数据选择器(Multiplexer,(Multiplexer,简称简称MUX)MUX)又称又称“多路开关多路开关”或或“多多路调制器路调制器