第十章 半导体存储器精选文档.ppt

《第十章 半导体存储器精选文档.ppt》由会员分享，可在线阅读，更多相关《第十章 半导体存储器精选文档.ppt（53页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、第十章 半导体存储器本讲稿第一页，共五十三页本章目标：本章目标：通过对本章的学习，读者可以具备下述能力：通过对本章的学习，读者可以具备下述能力：1了解半导体存储器的基本结构、工作原理和了解半导体存储器的基本结构、工作原理和 用途用途 2了解顺序存储器的结构和工作原理了解顺序存储器的结构和工作原理 3掌握只读存储器的类型、工作原理和特点掌握只读存储器的类型、工作原理和特点 4掌握随机存储器的类型、工作原理和应用掌握随机存储器的类型、工作原理和应用 5掌握用存储器实现组合逻辑函数掌握用存储器实现组合逻辑函数本讲稿第二页，共五十三页10.1概述概述 主要要求：主要要求：了解半导体存储器的了解半导体存

2、储器的作用、类型与特点作用、类型与特点。本讲稿第三页，共五十三页存储器的存储媒介有多种，应用范围也非常广泛。存储器的存储媒介有多种，应用范围也非常广泛。软磁盘软磁盘磁带磁带硬盘硬盘内存条内存条光盘光盘优盘优盘数码相机用数码相机用SM卡卡本讲稿第四页，共五十三页一、一、半导体存储器的作用半导体存储器的作用 存放二值数据二、二、半导体存储器的分类半导体存储器的分类 按制造工艺分类：按制造工艺分类：双极型：工作速度快、功耗大、价格较高。双极型：工作速度快、功耗大、价格较高。MOS型：集成度高、功耗小、工艺简单、价格低。型：集成度高、功耗小、工艺简单、价格低。10.1.1半导体存储器的特点与应用半导体

3、存储器的特点与应用本讲稿第五页，共五十三页例如计算机中的自检程序、初始化程序便是固化在 ROM 中的。计算机接通电源后，首先运行它，对计算机硬件系统进行自检和初始化，自检通过后，装入操作系统，计算机才能正常工作。只读存储器(ROM，即Read-Only Memory)随机存取存储器(RAM，即Random Access Memory)RAM 既能读出信息又能写入信息。它用于存放需经常改变的信息，断电后其数据将丢失。常用于存放临时性数据或中间结果。例如 计算机内存就是 RAM ROM 在工作时只能读出信息而不能写入信息。它用于存放固定不变的信息，断电后其数据不会丢失。常用于存放程序、常数、表格等

4、。2、按存取方式不同，半导体存储器可分成只读存储、按存取方式不同，半导体存储器可分成只读存储器器ROM、随机存取存储器、随机存取存储器RAM和顺序存取存储器和顺序存取存储器SAM。本讲稿第六页，共五十三页2.存储容量及其表示存储容量及其表示用用“M”表示表示“1024 K”，即，即 1 M=1024 K=210 K=220。1.存储容量及其表示存储容量及其表示 指存储器中存储单元的数量 例如，一个例如，一个 32 8 的的 ROM，表示它有，表示它有 32 个字，个字，字长为字长为 8 位，存储容量是位，存储容量是 32 8=256。对于大容量的对于大容量的 ROM常用常用“K”表示表示“10

5、24”，即，即 1 K=1024=210 ；例如，一个例如，一个 64 K 8 的的 ROM，表示它有，表示它有 64 K 个字，个字，字长为字长为 8 位，存储容量是位，存储容量是 64 K 8=512 K。一般用“字数 字长(即位数)”表示10.1.2 半导体存储器的主要技术指标半导体存储器的主要技术指标2.存取时间和存取周期存取时间和存取周期 存储器的一次操作存储器的一次操作(读或写读或写)所需要的时间。称存储器存取访问所需要的时间。称存储器存取访问时间。时间。本讲稿第七页，共五十三页了解顺序存取存储器了解顺序存取存储器(SAM)的作用的作用了解顺序存取存储器的电路结构和组成了解顺序存取

6、存储器的电路结构和组成 10.210.2顺序存取存储器（顺序存取存储器（SAMSAM）主要要求：主要要求：本讲稿第八页，共五十三页10.2.1 先入先出的顺序存取存储器先入先出的顺序存取存储器 控制电路为一个二选一数据选择器，移位寄存器的输出通过数据选控制电路为一个二选一数据选择器，移位寄存器的输出通过数据选择器反馈到输入端，构成循环移位寄存器，它有写入和读出两种工作方择器反馈到输入端，构成循环移位寄存器，它有写入和读出两种工作方式。式。时钟信号时钟信号CP的周期为的周期为TC，则存储深度为，则存储深度为N的的SAM完成一次读写需要完成一次读写需要的时间为的时间为T=NTC。写操作：数据从写操

7、作：数据从DI端逐位输入，从端逐位输入，从D0端输出端输出 读操作：数据从读操作：数据从D0输出，同时数据返回到移位寄存器的输出，同时数据返回到移位寄存器的输入端，实现存储数据的循环移位。输入端，实现存储数据的循环移位。本讲稿第九页，共五十三页10.2.2 先入后出的顺序存取存储器先入后出的顺序存取存储器 读操作：读操作：移移存存器器执执行行右右移移操操作作，存存于于各各移移存存器器最最右右端端的的数数据据最最先先由由I/O端端读出。读出。移移存存器器执执行行左左移移操操作作，由由I/O端端最最先先送送入入的的数数据据存存于于各各移移存存器器的的最右端。最右端。写操作：写操作：本讲稿第十页，共

8、五十三页主要要求：主要要求：了解了解 ROM 的类型和结构，理解其工作原理。的类型和结构，理解其工作原理。了解集成了解集成 EPROM 的使用。的使用。理解理解字、位、存储容量字、位、存储容量等概念。等概念。10.3只读存储器只读存储器本讲稿第十一页，共五十三页按按数数据据写写入入方方式式不不同同分分掩模 ROM 可编程 ROM(Programmable ROM，简称 PROM)可擦除 PROM(Erasable PROM，简称 EPROM)电可擦除 EPROM(Electrically EPROM，简称 E2PROM)10.3.1 ROM 的类型及其特点的类型及其特点 写入的数据可电擦除，用

9、户可以多次改写存储的数据。使用方便。其存储数据在制造时确定，用户不能改变。用于批量大的产品。其存储数据由用户写入。但只能写一次。写入的数据可用紫外线擦除，用户可以多次改写存储的数据。本讲稿第十二页，共五十三页10.3.2 ROM 的结构和工作原理的结构和工作原理 (一一)存储矩阵存储矩阵 由存储单元按字(Word)和位(Bit)构成的距阵 由存储距阵、地址译码器(和输出电路)组成 本讲稿第十三页，共五十三页存存储储矩矩阵阵输输出出电电路路EN1111D3RY3Y2Y1Y0W0A0A1地地址址译译码码器器位位线线W1W2W3RRREND2D1D0(a)电路图 44位二极管固定ROM字线字线芯芯片

10、片在在制制造造时时就就把把需需要要存存储储的的内内容容用用电电路路结结构构固固定定下下来来，使使用时无法再改变。用时无法再改变。二极管固定二极管固定ROM字字线线和和位位线线的的交交叉叉处处代代表表一一个个存存储储单单元元，有有二二极极管管表表示示存存1，否则表示存，否则表示存0。A1 A0D3D2D1D00 000000 100011 011101 1111144位ROM数据表本讲稿第十四页，共五十三页4 4 存储矩阵结构示意图存储矩阵结构示意图 W3W2W1W0D3D2D1D0字线位线字线与位线的交叉点字线与位线的交叉点即为即为存储单元存储单元。每个存储单元可以存每个存储单元可以存储储 1

11、 位二进制数。位二进制数。交叉处的圆点交叉处的圆点 “”表示存储表示存储“1”；交；交叉处无圆点表示存储叉处无圆点表示存储“0”。当某字线被选中时，相当某字线被选中时，相应存储单元数据从位线应存储单元数据从位线 D3 D0 输出。输出。10 1 110 1 1从位线输出的每组二进制代码称为一个字。一个字从位线输出的每组二进制代码称为一个字。一个字中含有的存储单元数称为字长，即字长中含有的存储单元数称为字长，即字长=位数。位数。W31.存储矩阵的结构与工作原理存储矩阵的结构与工作原理 本讲稿第十五页，共五十三页3.存储单元结构存储单元结构2.存储单元结构存储单元结构 (1)固定固定 ROM 的存

12、储单元结构的存储单元结构 二极管 ROM TTL-ROM MOS-ROM Wi Dj Wi Dj VCC Wi Dj+VDD 1接半导体管后成为储接半导体管后成为储 1 单元；单元；若不接半导体管，则为储若不接半导体管，则为储 0 单元。单元。本讲稿第十六页，共五十三页(2)PROM 的存储单元结构的存储单元结构 PROM 出厂时，全部熔丝都连通，存储单元的内容为出厂时，全部熔丝都连通，存储单元的内容为全全 1(或全或全 0)。用户可借助编程工具将某些单元改写为。用户可借助编程工具将某些单元改写为 0 (或或 1),这只要将需储这只要将需储 0(或或 1)单元的熔丝烧断即可。单元的熔丝烧断即可

13、。熔丝烧断后不可恢复，因此熔丝烧断后不可恢复，因此 PROM 只能一次编程。只能一次编程。二极管 ROM TTL-ROM MOS-ROM Wi Dj Wi Dj VCC Wi Dj+VDD 1熔丝熔丝熔丝本讲稿第十七页，共五十三页(3)可擦除可擦除 PROM 的存储单元结构的存储单元结构 EPROM 利利用用编编程程器器写写入入数数据据，用用紫紫外外线线擦擦除除数数据据。其其集集成成芯芯片片上上有有一一个个石石英英窗窗口口供供紫紫外外线线擦擦除除之之用用。芯芯片片写写入入数数据据后后，必须用不透光胶纸将石英窗口密封，以免破坏芯片内信息。必须用不透光胶纸将石英窗口密封，以免破坏芯片内信息。E2P

14、ROM 可可以以电电擦擦除除数数据据，并并且且能能擦擦除除与与写写入入一一次次完完成，性能更优越。成，性能更优越。用一个特殊的浮栅用一个特殊的浮栅 MOS 管替代熔丝。构成管替代熔丝。构成EPROM和和EEPROM3 34m4mN+N+SiO2P型硅衬底型硅衬底SGD控制栅控制栅(多晶硅多晶硅)浮栅浮栅(多晶硅多晶硅)构成EPROM存储单元的叠层栅MOS管剖面示意图SiO2PS1G1D1擦写栅擦写栅(多晶硅多晶硅)浮栅浮栅(多晶硅多晶硅)构成EEPROM存储单元的浮置栅型场效应管示意图 N+N+SiO2极薄层极薄层G1D1S10+21V(a)剖面示意图(b)浮栅俘获电子示意图本讲稿第十八页，共

15、五十三页刚才介绍了ROM中的存储距阵，下面将学习ROM中的地址译码器。(二二)地址译码器地址译码器 (二二)地址译码器地址译码器从从 ROM 中中读读出出哪哪个个字字由由地地址址码码决决定定。地地址址译译码码器器的的作作用用是是：根根据据输输入入地地址址码码选选中中相相应应的的字字线线，使使该该字字内内容容通通过位线输出。过位线输出。例如，某 ROM 有 4 位地址码，则可选择 24=16 个字。设输入地址码为 1010，则字线 W10 被选中，该 字内容通过位线输出。存储矩阵中存储单元的编址方式单译码编址方式单译码编址方式双译码编址方式双译码编址方式适用于小容量存储器。适用于大容量存储器。本

16、讲稿第十九页，共五十三页 又称单译码编址方式或单地址寻址方式D1D7地地址址译译码码器器0,01,031,031,10,11,1A0A1A431,70,71,7W0W1W31D0单地址译码方式 32 8 存储器的结构图1.单地址译码方式单地址译码方式一个 n 位地址码的 ROM 有 2n 个字，对应 2n 根字线，选中字线 Wi 就选中了该字的所有位。32 8 存储矩阵排成存储矩阵排成 32 行行 8 列，每一行对应一个字，每一列对应列，每一行对应一个字，每一列对应 32 个字的同一位。个字的同一位。32 个字需要个字需要 5 根地址输入线。当根地址输入线。当 A4 A0 给出一个给出一个地址

17、信号时，便可选中相应字的所有存储单元。地址信号时，便可选中相应字的所有存储单元。例如，当例如，当 A4 A0=00000 时，选中字线时，选中字线 W0，可将，可将(0，0)(0，7)这这 8 个基本存储单元的内容同时读出。个基本存储单元的内容同时读出。基本单元为 存储单元本讲稿第二十页，共五十三页A5A7行行地地址址译译码码器器W0W1W15W31W16W17A0A1A3W255W240W241X0X1X15A4双地址译码方式 256 字存储器的结构图A2列列地地址址译译码码器器A6Y1Y15Y0又称双译码编址方式或双地址寻址方式地址码分成行地址码和列地址码两组地址码分成行地址码和列地址码两

18、组2.双地址译码方式双地址译码方式基本单元为字单元例如例如 当当 A7 A0=00001111 时，时，X15 和和 Y0 地址线均地址线均 为高电平，字为高电平，字W15 被选中，其存储内容被读出。被选中，其存储内容被读出。若采用单地址译码方式，则需若采用单地址译码方式，则需 256 根内部地址线。根内部地址线。256 字存储器需要字存储器需要 8 根地址线，分为根地址线，分为 A7 A4 和和 A3 A0 两组。两组。A3 A0 送入行地址译码器，产生送入行地址译码器，产生 16 根行地址线根行地址线(Xi)；A7 A4 送入列地送入列地址译码器，产生址译码器，产生 16 根列地址线根列地

19、址线(Yi)。存储矩阵中的某个字能否被选。存储矩阵中的某个字能否被选中，由行、列地址线共同决定。中，由行、列地址线共同决定。本讲稿第二十一页，共五十三页10.3.3 、集成、集成 EPROM 举例举例 27 系系列列 EPROM 是是最最常常用用的的 EPROM，型型号号从从 2716、2732、2764 一一直直到到 27C040。存存储储容容量量分分别别为为 2K 8、4K 8一一直直到到 512K 8。下下面面以以 Intel 2716 为为例，介绍其功能及使用方法。例，介绍其功能及使用方法。本讲稿第二十二页，共五十三页VCCIntel 2716A8A9VPPOEA10CSD7D6D5D

20、4D3A7A6A5A4A3A2A1A0D0D1D2GND123456789101112242322212019181716151413 A10 A0 为地址码输入端。为地址码输入端。D7 D0 为数据线，工作时为数为数据线，工作时为数据输出端，编程时为写入数据输入据输出端，编程时为写入数据输入端。端。VCC 和和 GND：+5 V 工作电源和工作电源和地。地。VPP 为编程高电平输入端。编程时加为编程高电平输入端。编程时加+25 V 电压，工作时加电压，工作时加+5 V 电压。电压。(一一)引脚图及其功能引脚图及其功能 CS 有两种功能：有两种功能：(1)工作时为片选使能端，低电工作时为片选使

21、能端，低电 平有效。平有效。CS=0 时，芯片被时，芯片被 选中，处于工作状态。选中，处于工作状态。(2)编程时为编程脉冲输入端。编程时为编程脉冲输入端。OE 为允许数据输出端，低电为允许数据输出端，低电平有效。平有效。OE=0 时，允许读出数时，允许读出数据；据；OE=1 时，不能读出数据。时，不能读出数据。存储容量为存储容量为 2 K 字字 本讲稿第二十三页，共五十三页(二二)由由 CS、OE 和和 VPP 的不同状态，确定的不同状态，确定 2716 的下列的下列 5 种工作方式种工作方式(1)读方式：读方式：当当 CS=0、OE=0，并有地址码输入时，并有地址码输入时，从从 D7 D0

22、读出读出该地址单元的数据。该地址单元的数据。(2)维持方式：当维持方式：当 CS=1 时，数据输出端时，数据输出端 D7 D0 呈高阻呈高阻 隔离态隔离态，此时芯片处于维持状态，电源电，此时芯片处于维持状态，电源电 流下降到维持电流流下降到维持电流 27 mA 以下。以下。本讲稿第二十四页，共五十三页(3)编程方式：编程方式：OE=1，在，在 VPP 加入加入 25 V 编程电压，在地址编程电压，在地址 线上输入单元地址，数据线上输入要写入的线上输入单元地址，数据线上输入要写入的 数据后，在数据后，在 CS 端送入端送入 50 ms 宽的编程正脉宽的编程正脉 冲冲，数据就被写入到由地址码确定的

23、存储单数据就被写入到由地址码确定的存储单 元中。元中。(4)编程禁止：编程禁止：在编程方式下，如果在编程方式下，如果 CS 端不送入编程正脉端不送入编程正脉 冲，冲，而保持低电平，则芯片不能被编程，此时为编而保持低电平，则芯片不能被编程，此时为编程禁止方式，数据端为高阻隔离态。程禁止方式，数据端为高阻隔离态。(5)编程检验：编程检验：当当 VPP=+25 V，CS 和和 OE 均为有效电平时，均为有效电平时，送入地址码，可以读出相应存储单元中的送入地址码，可以读出相应存储单元中的 数据，以便检验。数据，以便检验。本讲稿第二十五页，共五十三页 下面将根据二极管 ROM 的 结构图加以说明(已编程

24、二极管 PROM 的 结构与之同理)：10.3.4 用用 PROM 实现组合逻辑函数实现组合逻辑函数1.为什么为什么用用 PROM 能实现组合逻辑函数？能实现组合逻辑函数？D3D2D1D044 二极管 ROM 结构图 地地址址译译码码器器A1A0地地址址码码输输入入字 线 信 号位线输出信号D3D2D1D04 4 二极管 ROM 结构图 地地址址译译码码器器A1A0地地址址码码输输入入字 线 信 号位线输出信号 地址译码器能译出地址码的全部最小项图中 当 A1 A0=11 时，只有 W3=1，而 W0、W1、W2=0，即译出最小项 m3；当 A1 A0=10 时，只有 W2=1，而 W0、W1

25、、W3=0，即译出最小项 m2；其余类推。存储矩阵构成或门阵列图中 D3=m3+m2+m0 D2=m2+m1 D1=m3+m0 D0=m3+m2 由于由于 PROM 的地址译码器能译出地址码的的地址译码器能译出地址码的全部最小项，全部最小项，而而PROM 的存储矩阵构成了可编的存储矩阵构成了可编程或门阵列，因此，通过编程可从程或门阵列，因此，通过编程可从 PROM 的位的位线输出端得到任意标准与线输出端得到任意标准与-或式。由于所有组或式。由于所有组合逻辑函数均可用标准与合逻辑函数均可用标准与-或式表示，故理论或式表示，故理论上可用上可用 PROM 实现任意组合逻辑函数。实现任意组合逻辑函数。

26、1.为什么为什么用用 PROM 能实现组合逻辑函数？能实现组合逻辑函数？10.3.4 用用 PROM 实现组合逻辑函数实现组合逻辑函数本讲稿第二十六页，共五十三页 为了便于用 PROM 实现组合逻辑函数，首先需要理解 PROM 结构的习惯画法。2.PROM 结构的习惯画法结构的习惯画法AB与门和或门的习惯画法CY&ABCY1ABCY&ABCY1本讲稿第二十七页，共五十三页A1A0地址译码器(为与阵列)D3D2D1D0W3W2W1W0&A1 A0=m3A1 A0=m2A1 A0=m1A1 A0=m01存储矩阵(为或阵列)1&A1地址译码器(为与阵列)W3W2W1W0D3=m3+m2+m0D3=m

27、2+m1D3=m3+m0D3=m3+m2&1&1A0 m3 m2 m1 m01111存储矩阵(为或阵列)PROM 结结构构的的习习惯惯画画法法本讲稿第二十八页，共五十三页3.怎样用怎样用 PROM 实现组合逻辑函数？实现组合逻辑函数？例例 试用试用 PROM 实现下列逻辑函数实现下列逻辑函数解：解：(1)将函数化为标准与将函数化为标准与-或式或式(2)确定存储单元内容确定存储单元内容由函数由函数 Y1、Y2 的标准与的标准与-或式知：或式知：与与 Y1 相应的存储单元中，字线相应的存储单元中，字线 W1、W4、W5、W6 对应的存储单元应为对应的存储单元应为 1；对应 m1、m4、m5、m6与

28、与 Y2 相应的存储单元中，字线相应的存储单元中，字线 W3、W5、W6、W7 对应的存储单元应为对应的存储单元应为 1。本讲稿第二十九页，共五十三页(3)画出用画出用 PROM 实现的逻辑图实现的逻辑图A11B1C1&1m0m1m2m3m4m5m6m7地地址址译译码码器器Y1Y2本讲稿第三十页，共五十三页 例例 用用PROM构成一个码型转换器，将构成一个码型转换器，将4 4位二进制码位二进制码B3B2B1B0转换成循转换成循环码环码G3G2G1G0。二进制码转换为循环码的真值表二进制码转换为循环码的真值表0001W1511111001W1401111101W1310110101W120011

29、0111W1111011111W1001011011W910010011W800010010W711101010W601101110W510100110W400100100W311001100W201001000W110000000W00000G0G1G2G3WiB0B1B2B3本讲稿第三十一页，共五十三页用PROM实现二进制码到循环码的转换11&1A3A2W0W1W2W3G3G2G1G0(a)未未编程的164位PROM11A1A0Y3Y2Y1Y0W4W5W6W7W8W9W10W11W12W13W14W15111(b)编程后的或阵列1W0W1W2W3G3G2G1G0Y3Y2Y1Y0W4W5W6

30、W7W8W9W10W11W12W13W14W15111本讲稿第三十二页，共五十三页10.4 快闪存储器快闪存储器 快闪存储器快闪存储器(Flash Memory)，简称闪存。它具有，简称闪存。它具有EPROM的结构简单、的结构简单、编程可靠的优点，同时又具有编程可靠的优点，同时又具有E2PROM的在电路中电擦除特性，与的在电路中电擦除特性，与E2PROM相比较，集成度有较大幅度的提高。相比较，集成度有较大幅度的提高。快闪存储器中的叠栅快闪存储器中的叠栅MOS管和符号管和符号 快闪存储器的存储单元快闪存储器的存储单元 本讲稿第三十三页，共五十三页快闪存储器的两种构造形式快闪存储器的两种构造形式

31、NAND闪存的应用主要集中在大容量闪存盘(U盘)的制造方面 NOR闪存主要用来存储程闪存主要用来存储程序代码等必须直接按照实际物序代码等必须直接按照实际物理地址访问的信息，容量在理地址访问的信息，容量在16MB以下以下 本讲稿第三十四页，共五十三页主要要求：主要要求：了解了解 RAM 的类型、结构和工作原理。的类型、结构和工作原理。了解集成了解集成 RAM 的使用。的使用。了解了解 RAM 和和 ROM 的异同的异同。10.5 随机存取存储器随机存取存储器 掌握掌握 RAM 的扩展方法。的扩展方法。本讲稿第三十五页，共五十三页10.5.1 RAM 的结构、类型和工作原理的结构、类型和工作原理

32、地地址址译译码码器器存储矩阵存储矩阵读读/写控制电路写控制电路2n m RAM 的结构图 A0A0An-1I/O0I/O1I/Om-1R/WCS本讲稿第三十六页，共五十三页10.5.1 RAM 的结构、类型和工作原理的结构、类型和工作原理 存储矩阵存储矩阵将存储单元按阵列形式排列，形成存储矩阵。将存储单元按阵列形式排列，形成存储矩阵。地址译码器地址译码器为了区别不同的字，将存放在同一个字的存储单元编为一组，并赋为了区别不同的字，将存放在同一个字的存储单元编为一组，并赋予一个号码，称为地址。地址的选择是借助于地址译码器来完成的。予一个号码，称为地址。地址的选择是借助于地址译码器来完成的。地址码的

33、位数地址码的位数n与可寻址数与可寻址数N之间的关系为：之间的关系为：N=2=2n。片选与读片选与读/写控制电路（写控制电路（I/O电路）电路）RAM主要由主要由存储矩阵存储矩阵、地址译码器地址译码器和和读读/写控制电路（写控制电路（I/O电路）电路）三部分组成。三部分组成。本讲稿第三十七页，共五十三页 2561位RAM示意图 X地地址址译译码码器器Y 地址地址译码器译码器1,1A0A1A2A3X0(行行)X15T0T0T15Y0(列列)Y15A4A5A6A7位线位线行行存储矩阵存储矩阵I/O电路电路G1DG4G5G2I/OR/W&D1ENCS16,1列列1,16T15位线位线16,161EN1

34、EN&G3 本讲稿第三十八页，共五十三页RAM 与与 ROM 的比较的比较 相同处 都含有地址译码器和存储矩阵都含有地址译码器和存储矩阵 寻址原理相同寻址原理相同 相异处 ROM 的存储矩阵是或阵列，的存储矩阵是或阵列，是组合逻辑电路是组合逻辑电路。ROM 工作时工作时只能读出不能写入。掉电后数据只能读出不能写入。掉电后数据 不会丢失不会丢失。RAM 的存储矩阵由触发器或动态存储单元构的存储矩阵由触发器或动态存储单元构 成，成，是时序逻辑电路是时序逻辑电路。RAM 工作时工作时能读出，能读出，也能写入也能写入。读或写由读。读或写由读/写控制电路进行控制。写控制电路进行控制。RAM 掉电后数据将

35、丢失掉电后数据将丢失。本讲稿第三十九页，共五十三页RAM 分类静态静态 RAM(即即 Static RAM，简称，简称 SRAM)动态动态 RAM(即即 Dynamic RAM，简称，简称 DRAM)DRAM 存储单元结构简单，集成度高，价格便宜，广 泛 地 用 于 计 算 机 中，但 速 度 较慢，且需要刷新及读出放大器等外围电路。DRAM 的存储单元是利用 MOS 管具有极高的输入电阻，在栅极电容上可暂存电荷的特点来存储信息的。由于栅极电容存在漏电，因此工作时需要周期性地对存储数据进行刷新。SRAM 存储单元结构较复杂，集成度较低，但速度快。本讲稿第四十页，共五十三页基本基本R-S触发器触

36、发器MOS静态存储单元静态存储单元存储单元存储单元 六管CMOS静态存储单元VDDDDTjTj YjT1T3QQT5T2T4T6Xi位位 线线位位 线线当当地地址址码码使使得得Xi和和Yj均均为为高高电电平平时时，表表示示选选中中该该单单元元，即即可可以以对对它它进进行行读读写写操操作。作。由由于于数数据据由由触触发发器器记记忆忆，只只要要不不断断电电，信信息息就就可可以以永永久保存。久保存。采采用用CMOS管管，所所以以静静态功耗极小。态功耗极小。本讲稿第四十一页，共五十三页 单管NMOS动态存储单元xiTCSC0D位位线线由由一一个个门门控控管管T和和一一个个存存储储信信息息的电容的电容C

37、S组成组成。由由于于分分布布电电容容 C0 CS，所所以以位位线线上上的的读读出出电电压压信信号号很很小小，需需用用高高灵灵敏敏度度读读出出放放大大器器进进行行放放大大；且且每每次次读读出出后后必必须须立立即即对对该该单元进行单元进行刷新刷新，以保留原存信息。，以保留原存信息。动态存储单元的结构比静态存储单元简单，可达到更高的集成度；但动态存储单元的结构比静态存储单元简单，可达到更高的集成度；但DRAM不如不如SRAM使用方便，且存取时间较长。使用方便，且存取时间较长。MOS动态存储单元动态存储单元本讲稿第四十二页，共五十三页10.5.2 集成集成 RAM 举例举例 A0 A9 为地址码输入端

38、。为地址码输入端。4 个个 I/O 脚为双向数据线，用于脚为双向数据线，用于读出或写入数据。读出或写入数据。VDD 接接+5 V。R/W 为读为读/写控制端。当写控制端。当 R/W=1 时，从时，从 I/O 线读出数据；当线读出数据；当 R/W=0 时，将从时，将从 I/O 线输入的数线输入的数据写入据写入RAM。VDDIntel 2114A7A8A9I/OI/OI/OI/OR/WA6A5A4A3A0A1A2CSGND1234567891817161514131211101 K 4 位 SRAM Intel 2114 引脚图信号与信号与 TTL 电平兼容。电平兼容。CS 为片选控制端，低电平有

39、为片选控制端，低电平有效。效。CS=1 时，读时，读/写控制电路处写控制电路处于禁止状态，不能对芯片进行读于禁止状态，不能对芯片进行读/写操作。当写操作。当 CS=0 时，允许芯片时，允许芯片读读/写操作。写操作。存储矩阵有 1 K 个字，每个字 4 位。1K=1024=210，故需 10 根地址输入线。本讲稿第四十三页，共五十三页 RAM的位扩展10.5.3 RAM 的扩展的扩展 5V位扩展位扩展D15D9D8D7D1D011R/WCS1A0A12适用于字数够用，但每字的位数（字长）不够的情况。适用于字数够用，但每字的位数（字长）不够的情况。如：如：8K8 8K168K8 8K16I/O7I

40、/O1I/O0VDDOEGNDR/WA12A0CS1CS2I/O7I/O1I/O0VDDOEGNDR/WA12A0CS1CS26264 6264 本讲稿第四十四页，共五十三页R/W字扩展字扩展适用于位数（字长）够用，但字数不够的情况。适用于位数（字长）够用，但字数不够的情况。如：如：8K8 32K88K8 32K81111Y0Y1Y2Y3D0D7A0A12A13A14A1A012T4139SR410k45VD1D24.5V锂电池锂电池增加地址线。增加地址线。I/O7I/O0VDDOEGNDR/W A12A0CS1CS26264I/O7I/O0VDDOEGNDR/W A12A0CS1CS2626

41、4I/O7I/O0VDDOEGNDR/W A12A0CS1CS26264I/O7I/O0VDDOEGNDR/W A12A0CS1CS26264 RAM的字扩展断电保护本讲稿第四十五页，共五十三页3 3字位同时扩展字位同时扩展 当存储器的字长和字数都不能满足实际应用的要求时，则需要对存当存储器的字长和字数都不能满足实际应用的要求时，则需要对存储器的字和位同时扩展。储器的字和位同时扩展。RAM的位、字同时扩展的位、字同时扩展本讲稿第四十六页，共五十三页3.位、字同时进行扩展：位、字同时进行扩展：根据字和位扩展的原理，将两种方法结合便可实现，根据字和位扩展的原理，将两种方法结合便可实现，一般是一般是

42、先进行位扩展，然后进行字扩展先进行位扩展，然后进行字扩展。位扩展位扩展方法如下：方法如下：1）把若干片位数相同的）把若干片位数相同的RAM芯片地址线共用。芯片地址线共用。2）线共用。线共用。3）每个）每个RAM片的片的I/O端并行输出。端并行输出。字扩展字扩展方法如下：方法如下：1）将）将RAM地址共用，地址共用，I/O端共用。端共用。2）线共用。线共用。3）根据需要增加适当的地址线去控制）根据需要增加适当的地址线去控制本讲稿第四十七页，共五十三页半半导导体体存存储储器器由由许许多多存存储储单单元元组组成成，每每个个存存储储单单元元可可存存储储一一位位二二进进制制数数。根根据据存存取取功功能能

43、的的不不同同，半半导导体体存存储储器器分分为为只只读读存存储储器器(ROM)和和随随机机存存取取存存储储器器(RAM)，两两者者的的存存储储单单元元结结构构不不同同。ROM 属属于于大大规规模模组组合合逻逻辑辑电电路路，RAM 属属于于大大规规模模时时序逻辑电路序逻辑电路。本本 章章 小小 结结本讲稿第四十八页，共五十三页ROM 用用于于存存放放固固定定不不变变的的数数据据，存存储储内内容容不不能能随随意意改改写写。工工作作时时，只只能能根根据据地地址址码码读读出出数数据据。断断电电后后其其数数据据不不会会丢丢失失。ROM有有固固定定 ROM(又又称称掩掩膜膜 ROM)和和可可编编程程 ROM

44、之之分分。固固定定 ROM 由由制制造造商商在在制制造造芯芯片片时时，用用掩掩膜膜技技术术向向芯芯片片写写入入数数据据，而而可可编编程程 ROM 则则由由用用户户向向芯芯片片写写入入数数据据。可可编编程程 ROM 又又分分为为一一次次可可编编程程的的 PROM 和和可可重重复复改改写写、重重复复编编程程的的 EPROM 和和 E2PROM。EPROM 为为电电写写入入紫紫外外擦擦除除型型，E2PROM 为为电电写写入入电电擦擦除除型型，后后者者比比前前者者快快捷捷方方便便。可可编编程程 ROM 都都要要用用专专用用的的编编程程器器对芯片进行编程对芯片进行编程。本讲稿第四十九页，共五十三页 快快

45、闪闪存存储储器器(Flash Memory)，简简称称闪闪存存。它它具具有有EPROM的的结结构构简简单单、编编程程可可靠靠的的优优点点，同同时时又又具具有有E2PROM的的在在电电路路中中电电擦擦除除特特性性，与与E2PROM相相比比较，集成度有较大幅度的提高。较，集成度有较大幅度的提高。NOR闪闪存存通通常常带带有有SRAM接接口口，有有足足够够多多的的地地址址引引脚，可以直接访问其中的每一个字。脚，可以直接访问其中的每一个字。NAND闪闪存存采采用用命命令令、地地址址和和数数据据复复用用的的接接口口形形式式，因因此此，NAND闪闪存存采采用用类类似似磁磁盘盘数数据据管管理理的的形形式式来

46、访问。来访问。本讲稿第五十页，共五十三页RAM 由由存存储储矩矩阵阵、译译码码器器和和读读/写写控控制制电电路路组组成成。它它可可以以读读出出数数据据或或改改写写存存储储的的数数据据，其其读读、写写数数据据的的速速度度很很快快。因因此此，RAM 多多用用于于需需要要经经常常更更换换数数据据的的场场合合，最最典典型型的的应应用用就就是是计计算算机机中中的内存。但是，的内存。但是，RAM 断电后数据将丢失断电后数据将丢失。RAM 可可位位扩扩展展或或字字扩扩展展，也也可可位位、字字同同时时扩扩展展。通通过过扩扩展展，可可由由多多片片小小容容量量的的 RAM 构构成成大大容容量量的存储器。的存储器。

47、本讲稿第五十一页，共五十三页RAM 有有静静态态 RAM和和动动态态 RAM 之之分分。静静态态 RAM(即即SRAM)的的存存储储单单元元为为触触发发器器，工工作作时时不不需需刷刷新新，但但存存储储容容量量较较小小。动动态态 RAM(即即 DRAM)的的存存储储单单元元是是利利用用 MOS 管管具具有有极极高高的的输输入入电电阻阻(1010 )、在在栅栅极极电电容容上上可可暂暂存存电电荷荷的的特特点点来来存存储储信信息息的的，由由于于栅栅极极电电容容存存在在漏漏电电，因因此工作时需要周期性的对存储数据进行刷新。此工作时需要周期性的对存储数据进行刷新。本讲稿第五十二页，共五十三页第十章作业：10.4 10.6 10.9本讲稿第五十三页，共五十三页