PCB(高速)电磁兼容的设计研究.pdf

《PCB(高速)电磁兼容的设计研究.pdf》由会员分享，可在线阅读，更多相关《PCB(高速)电磁兼容的设计研究.pdf（47页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、PCB(高速高速)电磁兼容的设计研究电磁兼容的设计研究电磁干扰与电磁兼容技术电磁干扰与电磁兼容技术主要内容（主要内容（1）?1 高速高速PCB概述概述?2 电源电源VCC和和GND的设计的设计?3 传输线设计的问题及解决方法传输线设计的问题及解决方法?4 PCB设计中其他抗干扰技术设计中其他抗干扰技术?5 高速高速PCB中的信号完整性问题中的信号完整性问题1 高速高速PCB概述（概述（1/3）高速电路：通常认为如果数字逻辑电路的频率达到或者超过45MHZ50MHZ，而且工作在这个频率之上的电路已经占到了整个电子系统一定的份量（比如说），就称为高速电路。随着系统设计复杂性和集成度的大规模提高，电

2、子系统设计师们正在从事100MHZ以上的电路设计，总线的工作频率也已经达到或者超过50MHZ，有的甚至超过100MHZ。66MHz 到200MHz 处理器是很普通的；233-266MHz 的处理器也变得轻易就可得到。对于高速度的要求主要来自：a)要求系统在令用户感到舒适的、很短时间内就能完成复杂的任务。b)元件供应商有能力提供高度速的设备。1 高速高速PCB概述（概述（2/3）高速数字电路设计跟低速数字电路设计不同的是：它强调组成电路的无源器件对电路的影响。这些无源器件包括导线、电路板和组成数字产品的集成电路。在低速设计中，这些部件单纯的只是电路的一部分，根本不用多做考虑，可是在高速设计中，这

3、些部件对电路的性能有着直接的影响。1 高速高速PCB概述（概述（3/3）高速电路设计研究的主要内容是以下几个方面：1、无源电路单元是如何影响信号传输的（振铃和反射）。2、信号间的相互影响（串扰）。3、与周围环境间如何影响（电磁干扰）。所以可以说，高速电路的设计就是研究有源器件与无源器件之间的相互影响关系的。高速PCB的应用领域：由于现在学科间的交叉影响，凡是涉及到控制领域的问题，基本都会借助于电子线路。高速、高精度的控制领域，如机械制造行业中的数控，生物医学电子，人工智能，个人计算机，超高速专业计算机，高速电机控制等类似的嵌入式系统都会用到高速的PCB。2 电源电源VCC和和GND的设计（的设

4、计（1/19)2.1 电源分配设计高速系统板时需要考虑的重要问题就是电源分配网络。对一个无噪声系统来说，它必须有一个无噪声的电源分配网络。记住，如果想开发一个干净的VCC，那么得到一个干净的地就是十分必要的。对AC 信号来说，VCC 就是基础地。理想电源模型：（零阻抗）实际电源模型：（有以电阻，电感或电容形式存在的阻抗）2 电源电源VCC和和GND的设计（的设计（2/19)设计目的是尽可能减小网络中的阻抗。有两种方法：电源总线法（power buses）和电源位面法(power planes)。电源总线法vs 电源位面法：总线法模型位面法模型一个总线系统（图a）是由一组根据系统设备要求不同而具

5、有不同电压级别的线路组成的。一个电源位面系统（图b）是由多个涂满金属的层（或者层的部分）组成的。每个不同电压级别需要一个单独的层。金属层上面唯一的缝隙，是为了布置管脚和信号过孔用的。电源总线法和电源位面法的比较：在总线上，电流被限制在总线的路线上。每个高速设备产生的线路噪声都将被带入这条线路中其他的设备。电源位面系统中，电流不受线路控制，分布在整个层上。由于整体阻抗小，电源位面系统比总线系统的噪声更小。线路噪声过滤选用旁路电容作为过滤器。一般来说，一个1uf-10uf 的电容将被放在系统的电源接入端，板上每个设备的电源脚与地线脚之间应放置一个0.01uf-0.1uf 的电容。Notes：电阻和

6、电感是由组成电容的金属板和石墨板造成的。由于它们寄生于电容，于是被称为等级电阻（ESR）和等级电感(ESL)，因此电容是一系列共鸣的电路，且：2 电源电源VCC和和GND的设计（的设计（3/19)a)电容阻抗与频率的关系b)在同等结构之下减小电容容量的效果为了不同的频率及应用，有不同种类的电容可供选择，表格1给出一些介绍：2 电源电源VCC和和GND的设计（的设计（4/19)所以：电容器更像一个针对一个带宽的过滤器（band-reject filter），而不是一个高频过滤器（high-frequency-reject filter.）。电解电容玻璃封装陶瓷电容陶瓷电容?旁路电容的放置（a.旁

7、路电容的典型放置 b.推荐的旁路电容放置）?电源回路与噪声2 电源电源VCC和和GND的设计（的设计（5/19)为达到良好的性能，应该使芯片与电容在同一点上接VCC和接地。一个表贴电容在b)图位置获得比较好的工作效果。结论：在电源回路没有办法减小的时候，必须设法减小单个IC的供电回路。2 电源电源VCC和和GND的设计（的设计（6/19)?电源总线靠近信号线有时候，设计者不得不使用双层板，不能使用电源平面而要用电源总线。即使如此，将电源总线靠近信号线也同样能够减小回路的尺寸。地线总线应该跟随着板子另一面的最敏感的那条信号线（下图）。?尽管电源平面方案比总线方案更优，但是设计者的失误仍然可能使得

8、这些优越性丧失。自然线路上的任何一个断点都会使得电流绕道而行，从而加大环路的尺寸（下图）。?几条有助于发挥电源平面的优点，避免缺点的原则：a.当心电源层割缝上图就是由于电源层的割缝导致了回路面积的增加。这个是应该避免的。b.分离模拟电源平面与数据电源平面2 电源电源VCC和和GND的设计（的设计（7/19)c c.隔开敏感元件2 电源电源VCC和和GND的设计（的设计（8/19)有些设备，比如锁相电路，对噪声非常敏感。它们需要类似的隔离处理。在电源平面上沿设备周围腐蚀出马蹄形可以达到很好的隔离效果所有进出该设备的信号都由马蹄形一端的窄小通路传输。电源平面上电流噪声将会绕过马蹄形地带，不会靠近敏

9、感元件。2.2 接地的设计接地从字面来看上十分简单事情，但是对于经历过电磁干扰挫折的人来说可能是一个最难掌握的技术。实际上在电磁兼容设计中，接地是最难的技术。面对一个系统，没有一个人能够提出一个绝对正确的接地方案，多少会遗留一些问题。造成这种情况的原因是接地没有一个很系统的理论或模型，人们在考虑接地时只能依靠他过去的经验或从书上看到的经验。地线干扰的简单实例：2 电源电源VCC和和GND的设计（的设计（9/19)?接地的目的有两个：(1)安全地(包括对雷电及静电放电的防护)(2)信号电压参考地PCB的制作中，接地就是其中的第二个目的。信号电压参考地为电气系统所有部分提供一个公共的参考点。对信号

10、参考来讲，电位差的典型值必须小于几毫伏。在信号电压之间几乎没有严格设置的连接可以使产品符合或不符合EMC规范。?接地的方法：a.单点接地技术有两种模型：2 电源电源VCC和和GND的设计（的设计（10/19)单点接地技术常见于音频电路、模拟设备、工频及直流电源系统，还有塑料封装的产品。虽然单点接地技术通常在低频采用，但有时它也应用于高频电路或系统中。只要设计者们清楚不同的接地结构中存在的所有有关电感的问题时，这种应用是可行的。b.多点接地c.混合接地2 电源电源VCC和和GND的设计（的设计（11/19)这种接地结构能够提供较低的接地阻抗，这是因为多点接地时，每条地线可以很短；并且多根导线并联

11、能够降低接地导体的总电感。在高频电路中必须使用多点接地，并且要求每根接地线的长度小于信号波长的1/20。混合接地既包含了单点接地的特性，又包含了多点接地的特性。例如，系统内的电源需要单点接地，而射频信号又要求多点接地，这时就可以采用左图所示的混合接地。对于直流，电容是开路的，电路是单点接地，对于射频，电容是导通的，电路是多点接地的。d.模拟电路接地许多模拟电路工件在低频状态下，对于这些灵敏的电路，单点接地是最好的接地方式。接地的主要目的是防止来自其他噪声元件(如数字逻辑器件、电动机、电源、继电器)的大接地电流争用敏感的模拟地线。接地环路也必须避开一切的敏感的低频模拟电路。使用低频模拟电路，容易

12、对电流加以控制。e.数字电路接地因为高频电流是由接地噪声电压和数字设备布线区域的压降产生的，所以在高速数字电路中，优先使用多点接地。它的主要目的是建立个统电位共模参考系统。许多数字环路并不要求具有滤波作用的接地参考源，数字电路具有几百毫伏的噪声容限，并且能够承受数十到数百毫伏的接地噪声梯度。2 电源电源VCC和和GND的设计（的设计（12/19)?电源和接地结构中的共耦合阻抗控制2 电源电源VCC和和GND的设计（的设计（13/19)器件一的噪声：如果器件二中消耗的电流比器件一多，且电源的阻抗可以忽略的话，则器件一上总的噪声电压为：为了在电源分配系统中找到使共地阻抗最小的方案，则供电和接地回路

13、的电感必须考虑。以下为各种结构电感的计算公式：其中，s=导体长度（m），w=导体宽度（mm），h=接地平板上方的高度（cm），d=导体直径（mm）,L=电感（H）,?多点接地中的谐振多点接地中容易出现的问题就是谐振，这种谐振发生在接地引线与交流参考平面或基座平板之间。尽管这个参考平面相对于特定的接地体处于0V，但也许和数字或模拟电路中的0V不同。在高频中，这种差别会更加显著。这种谐振的产生使因为除了由于接地机架及接地引线的电容和电感外，在电源和接地平板之间也存在着寄生电容和电感。如下图：2 电源电源VCC和和GND的设计（的设计（14/19)?PCB中有关GND的分层设计（1）双面板地线布局的

14、设计准则数字电路和低频模拟电路接地方法：地线在板上以指叉形状或树杈形状连接各个元器件，推荐地线宽度不小于50mil，母线地宽度不小于100mil；稍高频率，推荐另一层的对应部分做成接地参考平面。频率高于10MHz模拟电路接地方法：地线在板上以铺地形式连接各地线，信号连线挖开地线。目前，通信领域，双层板用的比较少。（2）4层板地线布局设计准则信号，地，电源，信号如果电源电压有多种规格，可在电源层上做划分或连接。地层最好不做划分，且重要信号线紧挨地层。（3）6层板地线布局设计准则信号，地，信号，信号，电源，信号这种方法的缺点是，电源和地之间的距离较大，存在较高的阻抗，电源的解耦效果不好，且内层的信

15、号之间须防止串绕现象。改进方法一：信号，信号，地层，电源，信号，信号此种方法，缺点是表层和低层的信号效果不好。改进方法二：信号，地层，信号，电源，地层，信号此种方法较好。2 电源电源VCC和和GND的设计（的设计（15/19)（4）8层板地线布局设计准则信号，信号，地层，信号，信号，电源，信号，信号。此种方法，信号效果不好，电源解耦效果也不好。信号，地层，信号，地层，电源，信号，地层，信号。此种方法，效果比较好。（5）10层以上板地线布局设计准则信号，地层，信号，信号，地层，电源，信号，信号，地层，信号。注意：主电源平面层（功率最大的电源层）最好紧邻接地层且在接地层的下面，确保电源与地层距离最

16、近，有利于电源的解耦，可以提供最大的电容最低的阻抗。2 电源电源VCC和和GND的设计（的设计（16/19)?20H原则因磁场效应导致射频电流存在于电源和地平面的边缘处，被称为边缘效应。如图：为了减小电源平面向空间和附近的电路耦合射频电流的效应，要求所有的电源平面物理上都比其相邻的地平面小20H，这就是所谓的20H原则。遵循20H原则，可以将电源对附近电路的耦合降低70左右，当这个距离为100H时，几乎可以降低耦合98。其中H为电源和底层的距离，一般为0.006in,那么20H也就是0.12in。2 电源电源VCC和和GND的设计（的设计（17/19)?模拟地和数字地的分离模拟信号和数字信号都

17、要回流到地，因为数字信号变化速度快，从而在数字地上引起的噪声就会很大，而模拟信号是需要一个干净的地参考工作的。如果模拟地和数字地混在一起，噪声就会影响到模拟信号。一般来说，模拟地和数字地要分开处理，然后通过细的走线连在一起，或者单点接在一起。总的思想是尽量阻隔数字地上的噪声窜到模拟地上。有信号线跨越数字地和模拟地的情况：2 电源电源VCC和和GND的设计（的设计（18/19)实际连接实例：?地线面上的缝隙的影响2 电源电源VCC和和GND的设计（的设计（19/19)尽量避免跨越地平面的信号线布置。?地线电缆的设计其中绿色为地线的布置。3.1 概念传输线就是一个适合在两个或多个终端间有效传输电功

18、率或电信号的传输系统，如金属导线、波导、同轴线和PCB走线。信号流通的特性：总是取道阻抗最小的路线传输线模型如果信号延迟大于传输时间的一多半，信号线应被看作一条传输线。一条终接负载不合适的传输线受到反射的影响，反射则会使得信号变形。传输线负载端的信号很像振铃，使得系统速度下降。它还会导致时钟错误，损坏系统功能。3 传输线设计的问题及解决方法（传输线设计的问题及解决方法（1/12）3.2 传输线的主要问题基于上述定义的传输线模型归纳起来传输线会对整个电路设计带来以下效应：反射信号Reflected signals 延时和时序错误Delay&Timing errors 多次跨越逻辑电平门限错误Fa

19、lse Switching 过冲与下冲Overshoot/Undershoot 串扰Induced Noise(or crosstalk)电磁辐射EMI radiation?反射信号如果一根走线没有被正确终结(终端匹配)，那么来自于驱动端的信号脉冲在接收端被反射从而引发不预期效应使信号轮廓失真。3 传输线设计的问题及解决方法（传输线设计的问题及解决方法（2/12）反射的定量化：由于信号线的长度已经足以使其被认为是一条传输线，反射信号的大小将依赖于Z0 与Zl的差。numerical indicatior 百分比，或者被返回的原信号，被称为反射系数（KR）。等于：当传输线的端接阻抗精确等于它的特

20、性阻抗，没有发生阻抗不连续，即阻抗匹配的情况：3 传输线设计的问题及解决方法（传输线设计的问题及解决方法（3/12）Z0：传输线特性阻抗Zl：不连续的阻抗则：000=+=+=Z0Z0Z0Z0ZLZZLZRK00ZZlZZlRK+=负载短路时：负载开路时：多重反射：当一个信号在传输线末端的阻抗不连续端被反射时，信号的一部分将会反射回源端。当反射信号到达信号源时，如果源阻抗不等于传输线阻抗，则另一个反射也将产生。因此，如果传输线的两端都不匹配的话，信号就会在驱动和接受之间来回反射，这就是多重反射。多重反射的发生将直接导致数字信号的紊乱。3 传输线设计的问题及解决方法（传输线设计的问题及解决方法（4

21、/12）则：1000000=+=+=ZZZLZZLZRK则：10000=+=+=ZZZLZZLZRK?消除反射的端接方案：1.串联匹配：优点：可提供较慢的上升时间，并且存在更小的剩余反射及产生更小的EMI，有利于减小地电位的波动，降低过冲，从而可增强信号传输质量。缺点：无法解决负载变化的情况。2.并联匹配：3 传输线设计的问题及解决方法（传输线设计的问题及解决方法（5/12）走线终端上存在集总线型负载或单一元件时，采取串联电阻匹配。RZ0R0Z0：传输线的特性阻抗R0：源阻抗优点：传输延迟小。缺点：消耗功率多。3 传输线设计的问题及解决方法（传输线设计的问题及解决方法（6/12）3.戴维南网络

22、戴维南网络端接允许逻辑高，逻辑低之间的电压变换点。戴维南端接的R1/R2的比值决定逻辑高和逻辑低驱动电流的相对比例，一般采用220/330驱动总线逻辑。如果逻辑系列的转换点不同，那么决定电阻比值就较难。4.RC网络优点：全吸收发送波，消除反射，直流功率低。缺点：使高速信号速率降低，RC电路的时间常数会导致信号电路振荡5.二极管网络3 传输线设计的问题及解决方法（传输线设计的问题及解决方法（7/12）二极管网络常用于限制走线过程的过冲。但是对高速信号有频率响应。另外二极管不影响走线阻抗或吸收反射。结论:不同的应用场合，需要采取不同的端接匹配方法。不同的端接匹配方法，各有其优点及缺点，故应根据电路

23、设计师的要求，选择能为大多数电路设计提供最优性能的端接匹配方法。?串扰串扰是指信号在传输通道上传输时,因电磁耦合而对相邻传输线产生的影响。过大的串扰可能引起电路的误触发,导致系统无法正常工作。在所有的信号完整性问题中,串扰现象是非常普遍的。串扰可能出现在芯片内部,也可能出现在电路板、连接器、芯片封装以及线缆上。串扰的示意图：3 传输线设计的问题及解决方法（传输线设计的问题及解决方法（8/12）如图所示,变化的信号(如阶跃信号)沿传输线由A到B传播,传输线C到D上会产生耦合信号。当变化的信号恢复到稳定的直流电平时,耦合信号也就不存在了。因此串扰仅发生在信号跳变的过程当中,并且信号变化得越快,产生

24、的串扰也就越大。串扰可以分为容性耦合串扰(由于干扰源的电压变化,在被干扰对象上引起感应电流从而导致电磁干扰)和感性耦合串扰(由于干扰源的电流变化,在被干扰对象上引起感应电压从而导致电磁干扰)。串扰的计算：串扰的计算：影响串扰信号幅度有3个主要因素：走线间的耦合程度、走线的间距和走线的端接。在前向和返回路径上沿微带线走线的电流分布如下图所示。下式描述了使前向和返回电流路径构成的整个环路电感最小化的最优电流分布。它所描述的电流也使存储在信号走线周围磁场内的总能量最小。3 传输线设计的问题及解决方法（传输线设计的问题及解决方法（8/12）式中i(d)是信号电流密度,I0是总体电流,H是走线距地层的高

25、度,D是距走线中心线的距离。各种串扰结构的示意图如下图所示,因为位置的不同所以结果也有所不同。同层传输线之间的情况a）图：3 传输线设计的问题及解决方法（传输线设计的问题及解决方法（9/12）串扰表示为被测噪声电压与驱动信号的比。常数K依赖于电流上升时间及干扰走线的长度,这个值总是小于1,在大多数情况下,近似取1。距离介质高度不同的微带线,如图b）对于处于不同层的带状线,如图c）使用对两个参考层高度的并联来决定，然后再用图b)式计算。结论：避免或最小化平行线间串扰的最好方法是最大化走线间隔或使走线更接近参考层。3 传输线设计的问题及解决方法（传输线设计的问题及解决方法（9/12）3W原则：使用

26、3W原则的基本出发点是使走线间的耦合最小。这种原则可陈述为：走线间距离间隔(走线中心间的距离)必须是单一走线宽度的三倍。另一种陈述是：两个走线间的距离间隔必须大于单一走线宽度的二倍。比如，时钟线为6mil宽，则其它走线只能在距这条走线26mil以外的地方布线，或者保证边到边距离大于12mil。注意：3W原则代表的是逻辑电流中近似70的通量边界，要想得到98边界的近似应该用10W原则。串扰的分析：使用EDA工具对PCB板的串扰进行仿真,可以在PCB实现中迅速地发现、定位和解决串扰问题。推荐采用Mentor公司的仿真软件HyperLynx。高速设计中的仿真包括布线前的原理图仿真和布线后的PCB仿真

27、,对应地,HyperLynx中有LineSim和BoardSim。LineSim主要针对布局布线前仿真,它可将仿真得到的约束条件作为实际的布线约束,较早地预测和消除串扰问题,从而有效地约束布局和变化叠层,并在电路板布局之前优化时钟、关键信号拓扑和终端负载。BoardSim则是针对布局布线后仿真,它可以精确地预测未知的PCB导线之间的耦合影响,将仿真结果显示在一个示波器中,并显示所有串扰波形的详细细节。其目的是为了预测和发现实际成品的串扰问题,从而节约设计者的时间,避免反复设计制造原理样机。3 传输线设计的问题及解决方法（传输线设计的问题及解决方法（9/12）串扰的抑制（有效避免布局布线中串扰的

28、经验总结）：1)容性耦合和感性耦合产生的串扰随受干扰线路负载阻抗的增大而增大,所以减小负载可以减小耦合干扰的影响;2)尽量增大可能发生容性耦合导线之间的距离,更有效的做法是在导线间用地线隔离;3)在相邻的信号线间插入一根地线也可以有效减小容性串扰,这根地线需要每1/4波长就接入地层。4)感性耦合较难抑制,要尽量降低回路数量,减小回路面积,不要让信号回路共用同一段导线。5)避免信号共用环路。3 传输线设计的问题及解决方法（传输线设计的问题及解决方法（10/12）延时和时序错误：信号延时和时序错误表现为：信号在逻辑电平的高与低门限之间变化时保持一段时间信号不跳变。过多的信号延时可能导致时序错误和器

29、件功能的混乱。通常在有多个接收端时会出现问题。电路设计师必须确定最坏情况下的时间延时以确保设计的正确性。信号延时产生的原因：驱动过载，走线过长。多次跨越逻辑电平门限错误：信号在跳变的过程中可能多次跨越逻辑电平门限从而导致这一类型的错误。多次跨越逻辑电平门限错误是信号振荡的一种特殊的形式，即信号的振荡发生在逻辑电平门限附近，多次跨越逻辑电平门限会导致逻辑功能紊乱。反射信号产生的原因：过长的走线，未被终结的传输线，过量电容或电感以及阻抗失配。3 传输线设计的问题及解决方法（传输线设计的问题及解决方法（11/12）过冲与下冲：过冲与下冲来源于走线过长或者信号变化太快两方面的原因。虽然大多数元件接收端

30、有输入保护二极管保护，但有时这些过冲电平会远远超过元件电源电压范围，损坏元器件。传输线的设计总结：传输线在PCB中的地位犹如血管在人体中地位，非常重要。一块好的PCB，必须有非常完美的传输线设计，包括：能尽可能的减小传输延迟，不存在反射和串扰，以及非常小的信号损耗等。3 传输线设计的问题及解决方法（传输线设计的问题及解决方法（12/12）铁氧体噪声干扰抑制器（ferrite noise suppressors）铁氧体噪声干扰抑制器是放在导电物质旁边的铁氧体元件。它们在单电线中是一颗珠子，在电缆中，是一个夹子。如果是个珠子，电线从珠子上的小孔穿过。如下图：4 PCB设计中其他抗干扰技术设计中其他

31、抗干扰技术(1/3)铁氧体干扰抑制器给导线加入电感，但是不加入DC 阻抗。这使它能够成为设备理想的Vcc 管脚线噪声干扰抑制器。差分电路：PCB中的差分是最近一种比较流行的设计技术，通过一对信号线传输信号，可以降低信号线的EMI，并且信号回流不通过地平面进行，传输距离可以达10m或更远。由于差分平衡器件是按照加与电路两输入端的电压值工作的，当噪声干扰等量加在它的输入端时，由于差分原理，输出将不存在干扰。4 PCB设计中其他抗干扰技术设计中其他抗干扰技术(2/3)多个电容并联加强解耦效果：4 PCB设计中其他抗干扰技术设计中其他抗干扰技术(3/3)蛇行走线：主要是为了解决在时钟周期内数据延时不一

32、致而采取的布线方式,等长布线尤其是在高频电路中的数据线。信号完整性（Signal Integrity，简称SI）是指在信号线上的信号质量。差的信号完整性不是由某一单一因素导致的，而是板级设计中多种因素共同引起的。主要的信号完整性问题包括反射、振铃、地弹、串扰等。源端与负载端阻抗不匹配会引起线上反射，负载将一部分电压反射回源端。如果负载阻抗小于源阻抗，反射电压为负，反之，如果负载阻抗大于源阻抗，反射电压为正。布线的几何形状、不正确的线端接、经过连接器的传输及电源平面的不连续等因素的变化均会导致此类反射。5 高速高速PCB中的信号完整性问题（中的信号完整性问题（1/4）信号的振铃（ringing）

33、和环绕振荡（rounding）由线上过度的电感和电容引起，振铃属于欠阻尼状态而环绕振荡属于过阻尼状态。信号完整性问题通常发生在周期信号中，如时钟等，振铃和环绕振荡同反射一样也是由多种因素引起的，振铃可以通过适当的端接予以减小，但是不可能完全消除。5 高速高速PCB中的信号完整性问题中的信号完整性问题(2/4)在电路中有大的电流涌动时会引起地弹，如大量芯片的输出同时开启时，将有一个较大的瞬态电流在芯片与板的电源平面流过，芯片封装与电源平面的电感和电阻会引发电源噪声，这样会在真正的地平面（0V）上产生电压的波动和变化，这个噪声会影响其它元器件的动作。负载电容的增大、负载电阻的减小、地电感的增大、同

34、时开关器件数目的增加均会导致地弹的增大。串扰则是由同一PCB板上的两条信号线与地平面引起的，故也称为三线系统。串扰是两条信号线之间的耦合，信号线之间的互感和互容引起线上的噪声。容性耦合引发耦合电流，而感性耦合引发耦合电压。PCB板层的参数、信号线间距、驱动端和接收端的电气特性及线端接方式对串扰都有一定的影响。表1列出了高速电路中常见的信号完整性问题与可能引起该信号完整性的原因，并给出了相应的解决方案。5 高速高速PCB中的信号完整性问题中的信号完整性问题(3/4)解决方案：在一个已有的PCB板上分析和发现信号完整性问题是一件非常困难的事情，即使找到了问题，在一个已成形的板上实施有效的解决办法也

35、会花费大量时间和费用。那么，我们就期望能够在物理设计完成之前查找、发现并在电路设计过程中消除或减小信号完整性问题，这就是EDA工具需要完成的任务。先进的EDA信号完整性工具可以仿真实际物理设计中的各种参数，对电路中的信号完整性问题进行深入细致的分析。新一代的EDA信号完整性工具主要包括布线前/布线后SI分析工具和系统级SI工具等。使用布线前SI分析工具可以根据设计对信号完整性与时序的要求在布线前帮助设计者选择元器件、调整元器件布局、规划系统时钟网络和确定关键线网的端接策略。如Protel DXP，Power PCB等。5 高速高速PCB中的信号完整性问题中的信号完整性问题(4/4)PCB是构成电路的基础。一个理论上设计良好的电路，必须有合理是构成电路的基础。一个理论上设计良好的电路，必须有合理的布局和连线，才能使电路在实体组合后达到稳定而可靠的工作，满足的布局和连线，才能使电路在实体组合后达到稳定而可靠的工作，满足EMC要求。要求。高速高速PCB板级、系统级设计是一个复杂的过程板级、系统级设计是一个复杂的过程，需要具备：，需要具备：1)设计者丰富的电路设计知识设计者丰富的电路设计知识2)积累积累PCB设计经验设计经验总 结总 结