USBCPLD开发板使用手册.pdf

《USBCPLD开发板使用手册.pdf》由会员分享，可在线阅读，更多相关《USBCPLD开发板使用手册.pdf（13页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、 1 第二版 USB CPLD 开发板使用手册 一、开发板简介 简介简介：板载大容量ALTERA MAXII 系列CPLD芯片EPM1270，和USB2.0 高速CY7C68013A芯片和 ISSI61V25616 SRAM 存储器，构成完美的逻辑和数据传输系统。CPLD 的所以管脚全部引出，而且在板子丝印层上全部标出管脚的编号，方便实际使用。68013 芯片外部扩展了大容量的 24LC64 EEPROM 存储芯片，足够 CY7C68013A 用于存储程序。CPLD 的管脚大部分都已经扩展出去，排针上扩展了 80 个 IO 口，足够与外部其他板卡连接。第二版在设计上比第一版更加完善。板上主要芯

2、片板上主要芯片：USB 芯片：CY7C68013A-56PVXC ALTERA MAXII CPLD:EPM1270T144C5N EEPROM 芯片：24LC64 CPLD 外扩 SRAM 存储器：ISSI61V25616-10 3.3V 电源 LDO:ASM1117-3.3 有源时钟：48MHZ 全钽电容电源滤波 本电路板适合人群：本电路板适合人群：1.学习 USB2.0 通信技术的开发者 2.学习 CPLD 学习开发者 3.高速数据采集开发应用者 4.8051 单片机学习者 2 二、CY7C68013 与 EPM1270 连接管脚定义表 EPM1270T144 管脚编号 CY7C6801

3、3A 管脚名称 37 SLWR 38 SLRD 39 PD7/FD15 40 PD6/FD14 41 PD5/FD13 42 PD4/FD12 43 PD3/FD11 44 PD2/FD10 45 PD1/FD9 48 PD0/FD8 49 PA7/SLCS#50 PA6/PKTEND 51 PA5/FIFOADR1 52 PA4/FIFOADR0 53 PA3/*WU2 55 PA2/*SLOE 57 PA1/INT1#58 PA0/INT0#59 CTL2/*FLAGC 60 CTL1/*FLAGB 61 CTL0/*FLAGA 62 PB7/FD7 63 PB6/FD6 66 PB5/F

4、D5 67 PB4/FD4 68 PB3/FD3 69 PB2/FD2 70 PB1/FD1 71 PB0/FD0 72 IFCLK ISSI61LV25616 管脚分配 ISSI61LV25616 EPM1270 1/A0 96 2/A1 95 3/A2 94 4/A3 93 5/A4 91 3 6/CE#89 7/IO0 88 8/IO1 87 9/IO2 86 10/IO3 85 11/VCC VCC 12/GND GND 13/IO4 84 14/IO5 81 15/IO6 80 16/IO7 79 17/WE#78 18/A5 77 19/A6 76 20/A7 75 21/A8 7

5、4 22/A9 73 23/A10 118 24/A11 117 25/A12 114 26/A13 113 27/A14 112 28/NC 111 29/IO8 110 30/IO9 109 31/IO10 108 32/IO11 107 33/VCC VCC 34/GND GND 35/IO12 97 36/IO13 98 37/IO14 101 38/IO15 102 39/LB#GND 40/UB#GND 41/OE#103 42/A15 104 43/A16 105 44/A17 106 三、其它管脚定义说明 1.板卡背面有源晶振连接 CPLD PIN 20 时钟输入管脚。4 2.

6、两个 LED 灯连接 CPLD PIN27,PIN28 管脚，在板子的丝印层已经标出。3.EEPROM 相关 R8 是给 EEPROM 的 A0 脚上拉，R9 是给 A0 脚下拉，我们板子上使用 24LC64 芯片，所以焊接 R8，针对 24LC00,24LC02,24LC04 芯片，请去掉 R8 电阻，将 R9 短路。P4 的 4 个针脚是 IIC 总线的信号线，我们将 3，4 短路，则 EEPROM 连接至 IIC 总线上，如果断开，则跟总线断开。1，2 脚分别是 IIC 总线的 SCL,SDA 信号。使用的时候，如果你将板卡的 EEPROM 里面烧写了数据，不能被 EZUSB CONTR

7、OL PANNEL 识别，那么请将 3,4 断开，安装 EEPROM 恢复步骤来擦除 24LC64 里面的内容。4.按键 板子上有 3 个按键，S1 是 68013 的复位按键。S2,S3 连接到 EPM1270 芯片上。S2,S3 分别对应 PIN 32,PIN31 管脚。5.CPLD 下载接口 5 接口为标准的 JTAG 口，管脚定义如下：6.外部电源输入和 5V 电源指示灯 D5 是 5V 电源指示灯，当 USB 线插入或者外部 5V 电源输入，D5 都会亮。5.CPLD 的其它管脚在板子的丝印层已经标出，请查看板卡。排针上扩展了 80 个 IO 口。6 四、开发入门 1.CY7C680

8、13A 开发入门 7 请参照CY7C68013A 开发入门资料文件夹的文档来学习 CY7C68013A 芯片。2.CPLD 开发入门 A LED 灯控制 板子带两个 LED 灯，由 CPLD 控制。控制 LED 具体代码如下：module countpro(sys_clk,led);input sys_clk;output 2:0 led;reg 23:0 count;reg 1:0 led;always(posedge sys_clk)begin count=count+1;if(count=24b1111_1111_1111_1111_1111_1110)begin led=led0,le

9、d1;end else led USB2.0-FPGA-RAM），再将数据读回（PC-USB2.0-FPGA-RAM），进行数据比较，测试数据传输可靠性，显示测试速度。将“开发板测试程序FPGA 读写 FIFO 传输程序/读写 FIFO/rd_wr_fifo”目录下,FPGA文件 rd_wr_fifo.pof 下载到 CPLD 中，相应操作与以上读 FIFO 模式基本相同，然后通过CYPRESS EZUSB 控制面板，将“开发板测试程序FPGA 读写 FIFO 传输程序固件源代码/固件源代码/fw”目录下，固件程序 slavefifo.hex 下载到 FX2 中。打 开 光 盘“开 发 板 测 试 程 序 FPGA 读 写 FIFO 传 输 程 序 读 写 FIFO 读 写FIFOApptest/Release”目录下的应用程序，见图 4.7，点击“启动 BLK 线程”按钮，“通过”中显示读写 FIFO 时正确次数，否则在“错误”中显示错误次数，下面文本框中显示是单次读写速度。开发板上的信号定义详见原理图 13