POWERPCB内层分割实例解析.docx

《POWERPCB内层分割实例解析.docx》由会员分享，可在线阅读，更多相关《POWERPCB内层分割实例解析.docx（29页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、POWERPCB内层分割实例（文中图形可以扩大观看）一设置好内层属性整个内层如果为同一网络请选择CAM PLANE，只能选择一个网络名。要分成几个网络则选择SPLIT/MIXE（分割），可选择多个网络名。二、单击右侧的ASSIGN增加分割网络名完成后按OK。三、再按OK退出层设置对话框。四、按CTRL+ALT+N设置网络颜色五、再放置分割区域（注意，一个分割网络区域不能包含或包含于另一个分割网络）六、完成后如下图七、侵害灌水按TOOLS菜单，选择POUR MANAGER.按关闭钮确认，并退出对话框即可。是不是大功告成？POWER PCB的图层设置及内层分割方法 看过上面的结构图以后应该对POW

2、ER的图层结构已经很清楚了，确定了要使用什么样的图层来完成设计，下一步就是添加电气图层的操作了。下面以一块四层板为例： 首先新建一个设计，导入网表，完成基本的布局，然后新增图层SETUP-LAYER DEFINITION,在ELECTRICAL LAYER区，点击MODIFY,在弹出的窗口中输入4，OK，OK。此时在TOP与BOT中间已经有了两个新电气图层，分别给这两个图层命名，并设置图层类型。 把INNER LAYER2命名为GND，并设定为CAM PLANE，然后点击右边的ASSIGN分配网络，因为这层是负片的整张铜皮，所以分配一个GND就可以，千万不要分多了网络！ 把INNER LAYE

3、R3命名为POWER，并设定为SPLIT/MIXED（因为有多组电源，所以要用到内层分割），点击ASSIGN，把需要走在内层的电源网络分配到右边的ASSOCIATED窗口下（假设分配三个电源网络）。 下一步进行布线，把外层除了电源地以外的线路全部走完。电源地的网络则直接打孔即可自动连接到内层（小技巧，先暂时把POWER层的类型定义为CAM PLANE，这样凡是分配到内层的电源网络且打了过孔的线路系统都会认为已经连接，而自动取消鼠线）。待所有布线都完成以后即可进行内层分割。 第一步是给网络上色，以利于区分各个接点位置，按快捷键CTRL+SHIFT+N，指定网络颜色（过程略）。 然后把POWER层

4、的图层属性改回SPLIT/MIXED，再点击DRAFTING-PLACE AREA，下一步即可绘制第一个电源网络的铺铜。 1号网络（黄色）：第一个网络要铺满整个板面，然后指定为连接面积最大，数量最多的那个网络名称。 2号网络（绿色）：下面进行第二个网络，注意因为这一网络位于整个板子的中部，所以我们要在已经铺好的大铜面上切出一块来作为新的网络。还是点击PLACE AREA，然后按照颜色指示绘制切割区域，当双击鼠标完成切割的时候，系统会自动出现当前所切割网络（1）与当前网络（2）的的区域隔离线（由于是用正片铺铜的方式做切割，所以不能象负片做切割那样用一条正性线来完成大铜面的分割）。同时分配该网络名

5、称。 3号网络（红色）：下面第三个网络，由于此网络较靠近板边，所以我们还可以用另外一个命令来做。点击DRAFTING-AUTO PLANE SEPARATE，然后从板边开始画起，把需要的接点包围以后再回到板边，双击鼠标即可完成。同时也会自动出现隔离带，并弹出一个网络分配窗口，注意此窗口需要连续分配两个网络，一个是你刚刚切割出来的网络，一个是剩余区域的网络（会有高亮显示）。 至此已基本完成整个布线工作，最后用POUR MANAGER-PLANE CONNECT进行灌铜，即可出现效果。看到很多网友提出的关于POWER PCB内层正负片设置和内电层分割以及铺铜方面的问题。今天抽空把这些东西联系在一起

6、集中说明一下。时间仓促，如有错误疏漏指出还请多加指正！一、POWER PCB的图层与PROTEL的异同 我们做设计的有很多都不止用一个软件，由于PROTEL上手容易的特点，很多朋友都是先学的PROTEL后学的POWER，当然也有很多是直接学习的 POWER，还有的是两个软件一起用。由于这两个软件在图层设置方面有些差异，初学者很容易发生混淆，所以先把它们放在一起比较一下。直接学习POWER 的也可以看看，以便有一个参照。首先看看内层的分类结构图软件名 属性 层名 用途 PROTEL: 正片 MIDLAYER 纯线路层 MIDLAYER 混合电气层（包含线路，大铜皮） 负片 INTERNAL 纯负

7、片 （无分割，如GND） INTERNAL 带内层分割（最常见的多电源情况） POWER : 正片 NO PLANE 纯线路层 NO PLANE 混合电气层（用铺铜的方法 COPPER POUR） SPLIT/MIXED 混合电气层（内层分割层法 PLACE AREA） 负片 CAM PLANE 纯负片 （无分割，如GND）从上图可以看出，POWER与PROTEL的电气图层都可分为正负片两种属性，但是这两种图层属性中包含的图层类型却不相同。1. PROTEL只有两种图层类型，分别对应正负片属性。而POWER则不同，POWER中的正片分为两种类型，NO PLANE和SPLIT/MIXED 2.

8、PROTEL中的负片可以使用内电层分割，而POWER的负片只能是纯负片（不能应用内电层分割，这一点不如PROTEL）。内层分割必须使用正片来做。用SPLIT/MIXED层,也可用普通的正片(NO PLANE)铺铜。 也就是说，在POWER PCB中，不管用于电源的内层分割还是混合电气层，都要用正片来做，而普通的正片（NO PLANE)与专用混合电气层（SPLIT/MIXED）的唯一区别就是铺铜的方式不一样！负片只能是单一的负片。（用2D LINE分割负片的方法，由于没有网络连接和设计规则的约束，容易出错，不推荐使用）这两点是它们在图层设置与内层分割方面的主要区别。二、SPLIT/MIXED层的

9、内层分割与NO PLANE层的铺铜之间的区别1. SPLIT/MIXED:必须使用内层分割命令（PLACE AREA)，可自动移除内层独立焊盘，可走线，可以方便的在大片铜皮上进行其他网络的分割，内层分割的智能化较高。 2. NO PLANEC层：必须使用铺铜的命令(COPPER POUR)，用法同外层线路，不会自动移除独立焊盘，可走线，不可以在大块铜皮上进行其他网络的分割。也就是说不能出现大块铜皮包围小块铜皮的现象。 三、POWER PCB的图层设置及内层分割方法 看过上面的结构图以后应该对POWER的图层结构已经很清楚了，确定了要使用什么样的图层来完成设计，下一步就是添加电气图层的操作了。

10、下面以一块四层板为例： 首先新建一个设计，导入网表，完成基本的布局，然后新增图层SETUP-LAYER DEFINITION,在ELECTRICAL LAYER区，点击MODIFY,在弹出的窗口中输入4，OK，OK。此时在TOP与BOT中间已经有了两个新电气图层，分别给这两个图层命名，并设置图层类型。 把INNER LAYER2命名为GND，并设定为CAM PLANE，然后点击右边的ASSIGN分配网络，因为这层是负片的整张铜皮，所以分配一个GND就可以，千万不要分多了网络！ 把INNER LAYER3命名为POWER，并设定为SPLIT/MIXED（因为有多组电源，所以要用到内层分割），点击

11、ASSIGN，把需要走在内层的电源网络分配到右边的ASSOCIATED窗口下（假设分配三个电源网络）。 下一步进行布线，把外层除了电源地以外的线路全部走完。电源地的网络则直接打孔即可自动连接到内层（小技巧，先暂时把POWER层的类型定义为CAM PLANE，这样凡是分配到内层的电源网络且打了过孔的线路系统都会认为已经连接，而自动取消鼠线）。待所有布线都完成以后即可进行内层分割。 第一步是给网络上色，以利于区分各个接点位置，按快捷键CTRL+SHIFT+N，指定网络颜色（过程略）。 然后把POWER层的图层属性改回SPLIT/MIXED，再点击DRAFTING-PLACE AREA，下一步即可绘

12、制第一个电源网络的铺铜。1号网络（黄色）：第一个网络要铺满整个板面，然后指定为连接面积最大，数量最多的那个网络名称。 2号网络（绿色）：下面进行第二个网络，注意因为这一网络位于整个板子的中部，所以我们要在已经铺好的大铜面上切出一块来作为新的网络。还是点击 PLACE AREA，然后按照颜色指示绘制切割区域，当双击鼠标完成切割的时候，系统会自动出现当前所切割网络（1）与当前网络（2）的的区域隔离线（由于是用正片铺铜的方式做切割，所以不能象负片做切割那样用一条正性线来完成大铜面的分割）。同时分配该网络名称。 3号网络（红色）：下面第三个网络，由于此网络较靠近板边，所以我们还可以用另外一个命令来做。

13、点击DRAFTING-AUTO PLANE SEPARATE，然后从板边开始画起，把需要的接点包围以后再回到板边，双击鼠标即可完成。同时也会自动出现隔离带，并弹出一个网络分配窗口，注意此窗口需要连续分配两个网络，一个是你刚刚切割出来的网络，一个是剩余区域的网络（会有高亮显示）。至此已基本完成整个布线工作，最后用POUR MANAGER-PLANE CONNECT进行灌铜，即可出现下图的效果。ORCAD传递分立器件Value值到PowerPCB的方法借助PCBNavigator，ORCAD与PowerPCB实现了很好的同步操作，但遗憾的是器件的Value值不能传递到PowerPCB，给人的感觉是

14、ORCAD不如Powerlogic。经本人的摸索，找到了一种非常简单的办法，可以实现此功能。1. 填写ORCAD的封装，即Footprint，此处必须填PowerPCB库中的Decal，而不是Part。2. 在Orcad的Project Manager中启动PCBNavigator。在PCBNavigator中选择菜单PCBSetup for PCB：其中有一项：Map “Values” to “PCB Footprint”这一项一定不能勾选。3. 按常规方法用菜单PCBSend netlist to PADS。在PowerPCB中将器件打散，选择一个元件看看。奇迹出现了：器件编号、Value

15、值、封装一个都不少。PowerPCB使用经验 PowerPCB 目前已在我所推广使用，它的基本使用技术已有培训教材进行了详细的讲解，而对于我所广大电子应用工程师来说，其问题在于已经熟练掌握了PROTEL之类的布线工具之后，如何转到PowerPCB的应用上来。所以，本文就此类应用和培训教材上没有讲到，而我们应用较多的一些经验技巧作了论述。1.输入的规范问题对于大多数使用过PROTEL的人来说，刚开始使用PowerPCB的时候，可能会觉得PowerPCB的限制太多。因为PowerPCB对原理图输入和原理图到PCB的规则传输上是以保证其正确性为前提的。所以，它的原理图中没有能够将一根电气连线断开的功

16、能，也不能随意将一根电气连线在某个位置停止，它要保证每一根电气连线都要有起始管脚和终止管脚，或是接在软件提供的连接器上，以供不同页面间的信息传输。这是它防止错误发生的一种手段，其实，也是我们应该遵守的一种规范化的原理图输入方式。在PowerPCB设计中，凡是与原理图网表不一致的改动都要到ECO方式下进行，但它给用户提供了OLE链接，可以将原理图中的修改传到PCB中，也可以将PCB中的修改传回原理图。这样，既防止了由于疏忽引起的错误，又给真正需要进行修改提供了方便。但是，要注意的是，进入ECO方式时要选择“写ECO文件”选项，而只有退出ECO方式，才会进行写ECO文件操作。2.电源层和地层的选择

17、PowerPCB中对电源层和地层的设置有两种选择，CAM Plane和Split/Mixed。Split/Mixed主要用于多个电源或地共用一个层的情况，但只有一个电源和地时也可以用。它的主要优点是输出时的图和光绘的一致，便于检查。而CAM Plane用于单个的电源或地，这种方式是负片输出，要注意输出时需加上第25层。第25层包含了地电信息，主要指电层的焊盘要比正常的焊盘大20mil 左右的安全距离，保证金属化过孔之后，不会有信号与地电相连。这就需要每个焊盘都包含有第25层的信息。而我们自己建库时往往会忽略这个问题，造成使用 Split/Mixed选项。3.推挤还是不推挤PowerPCB提供了

18、一个很好用的功能就是自动推挤。当我们手动布线时，印制板在我们的完全控制之下，打开自动推挤的功能，会感到非常的方便。但是如果在你完成了预布线之后，要自动布线时，最好将预布好的线固定住，否则自动布线时，软件会认为此线段可移动，而将你的工作完全推翻，造成不必要的损失。4.定位孔的添加我们的印制板往往需要加一些安装定位孔，但是对于PowerPCB来说，这就属于与原理图不一样的器件摆放，需要在ECO方式下进行。但如果在最后的检查中，软件因此而给出我们许多的错误，就不大方便了。这种情况可以将定位孔器件设为非ECO注册的即可。在编辑器件窗口下，选中“编辑电气特性”按钮，在该窗口中，选中“普通”项，不选中“E

19、CO注册”项。这样在检查时，PowerPCB不会认为这个器件是需要与网表比较的，不会出现不该有的错误。5.添加新的电源封装由于我们的国际与美国软件公司的标准不太一致，所以我们尽量配备了国际库供大家使用。但是电源和地的新符号，必须在软件自带的库中添加，否则它不会认为你建的符号是电源。所以当我们要建一个符合国标的电源符号时，需要先打开现有的电源符号组，选择“编辑电气连接”按钮，点按“添加”按钮，输入你新建的符号的名字等信息。然后，再选中“编辑门封装”按钮，选中你刚刚建立的符号名，绘制出你需要的形状，退出绘图状态，保存。这个新的符号就可以在原理图中调出了。6.空脚的设置我们用的器件中，有的管脚本身就

20、是空脚，标志为NC。当我们建库的时候，就要注意，否则标志为NC的管脚会连在一起。这是由于你在建库时将NC管脚建在了“SINGAL_PINS”中，而PowerPCB认为“SINGAL_PINS”中的管脚是隐含的缺省管脚，是有用的管脚，如VCC和GND。所以，如果的NC管脚，必须将它们从“SINGAL_PINS”中删除掉，或者说，你根本无需理睬它，不用作任何特殊的定义。7.三极管的管脚对照三极管的封装变化很多，当自己建三极管的库时，我们往往会发现原理图的网表传到PCB中后，与自己希望的连接不一致。这个问题主要还是出在建库上。由于三极管的管脚往往用E，B，C来标志，所以在创建自己的三极管库时，要在“

21、编辑电气连接”窗口中选中“包括文字数字管脚”复选框，这时，“文字数字管脚”标签被点亮，进入该标签，将三极管的相应管脚改为字母。这样，与PCB封装对应连线时会感到比较便于识别。8.表面贴器件的预处理现在，由于小型化的需求，表面贴器件得到越来越多的应用。在布图过程中，表面贴器件的处理很重要，尤其是在布多层板的时候。因为，表面贴器件只在一层上有电气连接，不象双列直插器件在板子上的放置是通孔，所以，当别的层需要与表面器件相连时就要从表面贴器件的管脚上拉出一条短线，打孔，再与其它器件连接，这就是所谓的扇入（FAN-IN），扇出（FAN-OUT）操作。如果需要的话，我们应该首先对表面贴器件进行扇入，扇出操

22、作，然后再进行布线，这是因为如果我们只是在自动布线的设置文件中选择了要作扇入，扇出操作，软件会在布线的过程中进行这项操作，这时，拉出的线就会曲曲折折，而且比较长。所以，我们可以在布局完成后，先进入自动布线器，在设置文件中只选择扇入，扇出操作，不选择其它布线选项，这样从表面贴器件拉出来的线比较短，也比较整齐。9.将板图加入AUTOCAD有时我们需要将印制板图加入到结构图中，这时可以通过转换工具将PCB文件转换成AUTOCAD能够识别的格式。在PCB绘图框中，选中“文件”菜单中的“输出”菜单项，在弹出的文件输出窗口中将保存类型设为DXF文件，再保存。你就可以AUTOCAD中打开个这图了。当然，PA

23、DS中有自动标注功能，可以对画好的印制板进行尺寸标注，自动显示出板框或定位孔的位置。要注意的是，标注结果在Drill-Drawing层要想在其它的输出图上加上标注，需要在输出时，特别加上这一层才行。10. PowerPCB与ViewDraw的接口用ViewDraw的原理图，可以产生PowerPCB的表，而PowerPCB读入网表后，一样可以进行自动布线等功能，而且，PowerPCB中有链接工具，可以与VIEWDRAW的原理图动态链接、修改，保持电气连接的一致性。但是，由于软件修改升级的版本的差别，有时两个软件对器件名称的定义不一致，会造成网表传输错误。要避免这种错误的发生，最好专门建一个存放

24、ViewDraw与PowerPCB对应器件的库，当然这只是针对于一部分不匹配的器件来说的。可以用PowerPCB中的拷贝功能，很方便地将已存在的 PowerPCB中的其它库里的元件封装拷贝到这个库中，存成与VIEWDRAW中相对应的名字。11.生成光绘文件以前，我们做印制板时都是将印制板图拷在软盘上，直接给制版厂。这种做法保密性差，而且很烦琐，需要给制版厂另写很详细的说明文件。现在，我们用 PowerPCB直接生产光绘文件给厂家就可以了。从光绘文件的名字上就可以看出这是第几层的走线，是丝印还是阻焊，十分方便，又安全。转光绘文件步骤：A在PowerPCB的CAM输出窗口的DEVICE SETUP

25、中将APERTURE改为999。B转走线层时，将文档类型选为ROUTING，然后在LAYER中选择板框和你需要放在这一层上的东西。不注意的是，转走线时要将LINE,TEXT去掉（除非你要在线路上做铜字）。C转阻焊时，将文档类型选为SOLD_MASK，在顶层阻焊中要将过孔选中。D转丝印时，将文档类型选为SILK SCREEN，其余参照步骤B和C。E转钻孔数据时，将文档类型选为NC DRILL，直接转换。注意：转光绘文件时要先预览一下，预览中的图形就是你要的光绘输出的图形，所以要看仔细，以防出错。有了对印制板设计的经验，如PowerPCB的强大功能，画复杂印制板已不是令人烦心的事情了。值得高兴的是

26、，我们现在已经有了将PROTEL的PCB转换成PowerPCB的工具，熟悉PROTEL的广大科技人员可以更加方便的加入到PowerPCB绘图的行列中来，更加方便快捷地绘制出满意的印制板。差分阻抗-什么是差分？翻译：Michael Qiao 当你认为你已经掌握了PCB 走线的特征阻抗Z0，紧接着一份数据手册告诉你去设计一个特定的差分阻抗。令事情变得更困难的是，它说：“因为两根走线之间的耦合可以降低有效阻抗，使用50的设计规则来得到一个大约80的差分阻抗！”这的确让人感到困惑！ 这篇文章向你展示什么是差分阻抗。除此之外，还讨论了为什么是这样，并且向你展示如何正确地计算它。单线：图1(a)演示了一个

27、典型的单根走线。其特征阻抗是Z0，其上流经的电流为i。沿线任意一点的电压为V=Z0*i（ 根据欧姆定律）。一般情况，线对：图1(b)演示了一对走线。线1 具有特征阻抗Z11，与上文中Z0 一致，电流i1。线2具有类似的定义。当我们将线2 向线1 靠近时，线2 上的电流开始以比例常数k 耦合到线1 上。类似地，线1 的电流i1 开始以同样的比例常数耦合到线2 上。每根走线上任意一点的电压，还是根据欧姆定律，为：V1 = Z11*i1 + Z11*k*i2 （1）V2 = Z22*i2 + Z22*k*i1现在我们定义Z12 = k*Z11 以及Z21 =k*Z22。这样，式（1）就可以写成：V1

28、 = Z11*i1 + Z12*i2 （2）V2 = Z21*i1 + Z22*i2这是一对熟悉的联立方程组，我们可以经常在教科书中看到。这个方程组可以一般化到任意数量的走线，并且可以用你们中大部分人都熟悉的矩阵形式来表示。图1 各种走线的结构特殊情况，差分对：图1(c)演示了一对差分走线。重写式1：V1 = Z11*i1 + Z11*k*i2 （1）V2 = Z22*i2 + Z21*k*i1现在注意在仔细设计并且是对称的情况下，Z11 = Z22 = Z0，且i2 = -i1这将导致（经过一些变换）：V1 = Z0*i1*(1-k) （3）V2 = -Z0*i1*(1-k)注意V1 = -

29、V2，当然，这是我们已经知道的，因为这是一个差分对。有效（差模）阻抗：电压V1 以地为参考。线1 的有效阻抗（单独来看，在差分对中叫做“差模”阻抗，通常叫做“单线”阻抗）为电压除以电流，或：Zodd = V1/i1 = Z0*(1-k)由上可知，因Z0 = Z11 且k = Z12/Z11，上式可写成：Zodd = Z11 - Z12 这也是一个在许多教科书中都可以看到的公式。 为了防止反射，正确的端接方法是用一个值为Zodd 的电阻。类似地，线2 的差模阻抗与此相同（在对称差分对的特定情形下）。差分阻抗：假定在某一瞬间我们将两根走线用电阻端接到地。因为i1 = -i2，所以根本没有电流流经地

30、。也就是说，没有真正的理由把电阻接地。事实上，有人认为，为了将差分信号和地噪声隔离，一定不能将它们连接到地。因此通常的连接形式如图1(c)中所示，用单个电阻连接线1 与线2。电阻的值是线1和线2 差模阻抗的和，或：Zdiff = 2*Z0*(1-k) 或2*(Z11 - Z12)这就是为什么你经常看到实际上一个差分对具有大约80的差分阻抗，而每个单线阻抗是50。计算：知道Zdiff 是2*(Z11-Z12)不是很有用，因为Z12 的值并不直观。但是，当我们看到Z12与耦合系数k 有关，事情就变得清晰了。事实上，耦合系数与我在Brookspeak 中关于串扰的专栏I中谈到的耦合系数是相同的。国家

31、半导体发布的计算Zdiff 的公式II已经被广泛接受：Zdiff = 2*Z0(1-.48*e-.96*S/H) 微带线Zdiff = 2*Z0(1-.347*e-2.9*S/H) 带状线其中的术语在图2 中定义。Z0 为其传统定义III。图2 查分阻抗计算中的术语定义共模阻抗：为了讨论完整起见，共模阻抗与上面略有不同。第一个差别是i1 = i2（没有负号），这样式3 就变成：V1 = Z0*i1*(1+k) （4）V2 = Z0*i1*(1+k)并且正如所期望的，V1 = V2。因此单线阻抗是Z0*(1+k)。在共模情况下，两根线的端接电阻均接地，所以流经地的电流为i1+i2 且这两个电阻对

32、器件表现为并联。也就是说，共模阻抗是这些电阻的并联组合，或：Zcommon = (1/2)*Z0*(1+k)，或Zcommon = (1/2)*(Z11 + Z12)注意，这里差分对的共模阻抗大约为差模阻抗的1/4。I Crosstalk, Part 2: How Loud Is It? Brookspeak, December, 1997.II 参考国家半导体Introduction to LVDS（第28-29 页），可以从其官方网站上访问：。III 参考PCB Impedance Control, Formulas and Resources, March, 1998, 第12页。公式为

33、： 本文发表在Printed Circuit Design，一种Miller Freeman 的出版物，1998 年8 月. 1998 Miller Freeman, Inc. . 1998 UltraCAD Design Inc.翻译：Michael Qiao 我们通常认为信号以三种模式沿电路传播：单端、差模或共模。 单模是我们最熟悉的。它包括介于驱动器与接收器之间的单根导线或走线。信号沿走线传播并从地返回1。 差模包括介于驱动器与接收器的一对走线（或导线）。我们一般认为其中一根走线传送正信号而另一根传送负信号，并且大小相等极性相反，没有通过地的返回信号；信号沿一根走线前进并从另外一根返回。

34、 共模信号通常更难于理解。既可以包括单端走线也可以包括两个（可能更多）差分走线。同样的信号沿走线以及返回路径（地）或者沿差分对中的两根走线流动。大部分人往往对共模信号不熟悉，因为我们自己从来不会故意产生它们。它们通常是由从其它（邻近或外部）源耦合进电路的噪声引起的。一般来讲，结果最好情况是中性的，最坏情况是具有破坏性的。共模信号能够产生干扰电路正常运行的噪声，并且是常见的EMI 问题的来源。优点：差分信号相比单端信号有一个显著的缺点：需要两根走线而不是一根，或者两倍的电路板面积。但是差分信号有几个优点： 如果没有通过地的返回信号，地回路的连续性相对就变得不重要了。因此，假如我们有一个模拟信号通

35、过差分对连接到数字器件，就无需担心跨越电源边界，平面不连续等等问题。差分器件的电源分割也更容易处理2。 差分电路在低压信号的应用中是非常有益的。如果信号电平非常低，或者如果信噪比是个问题，那么差分信号可以有效地倍增信号电平（+v-(-v)=2v）。差分信号和差分放大器通常用于信号电平非常低的系统的输入级。 差分接收器往往对输入信号电平的差敏感，但是常常被设计为对输入的共模偏移不敏感。因此在强噪声环境中差分信号往往比单端信号有着更好的性能。 相比单端信号（以一个不太精确的受电路板其他位置的噪声的干扰的信号为参考）差分信号（彼此互为参考）的翻转时序可以更精确地设定。差分对的交叉点定义得非常精确（图

36、1）。单端信号位于逻辑1 和逻辑0 之间的交叉点受制于（举例）噪声、噪声门限以及门限检测问题等等。图1：逻辑电平在差分信号交叉点的精确位置改变状态 重要假设：差分信号的一个重要方面常常被工程师或者设计人员忽略，甚至有时被误解。我们从两条广为人知的规则开始：（a）电流在一个闭合的环路内流动以及（b）电流在环路内处处相等。 考虑差分对的“正”走线。电流沿走线流动并且必须在一个环路内流动，通常从地返回。另外一根走线中的负信号也必须在一个环路内流动，通常也从地返回。这很容易明白如果我们暂时想象一个差分对中的一根走线上的电流保持不变。另一根走线中的信号必须从某个地方返回，并且很清楚返回路径应该是单端信号

37、的返回路径（地）。我们说差分对没有通过地的返回信号不是因为不能，而是因为返回信号的确存在并且大小相等且极性相反所以相互抵销了（和为零）。 这一点非常重要。如果从一个信号（+i）返回的信号严格等于，且符号相反，另一个信号（-i），那么它们的和（+i-i）为零，没有电流从任何地方流过（特别是地）。现在假定信号并非严格相等且极性相反。设一个为+i1 另一个为-i2。这里i1 和i2 的值近似但是不等。返回电流的和为(i1-i2)。因为不是零，这个增加的电流必须从某个地方返回，推测应该是地。 你说什么？那么让我们假定发送电路发送一对差分信号，严格相等且极性相反。再假定他们在路径的终点仍然如此。但是如果

38、路径长度不等会如何呢？如果（差分对中的）一条路径比另外一条长，那么信号在传输到接收器的阶段就不再是严格相等且极性相反了（图2）。如果信号在它们从一个状态到另一个状态的转变过程中不再是严格相等且相反，没有电流流经地就不再是正确的了。如果有流经地的电流存在，那么电源完整性就一定成为一个问题，并且可能EMI也会成为一个问题。图2：(-)走线比图1 中短，在红色箭头所标示出的范围内差分信号是大小相等且极性相反不再正确。从而在这个时间片内将有流经电源系统的电流。设计规则1：我们处理差分信号的第一个规则是：走线必须等长。 有人激烈地反对这条规则。通常他们的争论的基础包括了信号时序。他们详尽地指出许多差分电

39、路可以容忍差分信号两个部分相当的时序偏差而仍然能够可靠地进行翻转。根据使用的不同的逻辑门系列，可以容忍500 mil 的走线长度偏差。并且这些人们能够将这些情况用器件规范和信号时序图非常详尽地描绘出来。问题是，他们没有抓住要点！差分走线必须等长的原因与信号时序几乎没有任何关系。与之相关的仅仅是假定差分信号是大小相等且极性相反的以及如果这个假设不成立将会发生什么。将会发生的是：不受控的地电流开始流动，最好情况是良性的，最坏情况将导致严重的共模EMI问题。 因此，如果你依赖这样的假定，即：差分信号是大小相等且极性相反，并且因此没有通过地的电流，那么这个假定的一个必要推论就是差分信号对的长度必须相等

40、。差分信号与环路面积：如果我们的差分电路处理的信号有着较慢的上升时间，高速设计规则不是问题。但是，假设我们正在处理的信号有着有较快的上升时间，什么样的额外的问题开始在差分线上发生呢？ 考虑一个设计，一对差分线从驱动器到接收器，跨越一个平面。同时假设走线长度完全相等，信号严格大小相等且极性相反。因此，没有通过地的返回电流。但是，尽管如此，平面层上存在一个感应电流！ 任何高速信号都能够（并且一定会）在相邻电路（或者平面）产生一个耦合信号。这种机制与串扰的机制完全相同。这是由电磁耦合，互感耦合与互容耦合的综合效果，引起的。因此，如同单端信号的返回电流倾向于在直接位于走线下方的平面上传播，差分线也会在

41、其下方的平面上产生一个感应电流。但这不是返回电流。所有的返回电流已经抵消了。因此，这纯粹是平面上的耦合噪声。问题是，如果电流必须在一个环路中流动，剩下来的电流到哪里去了呢？ 记住，我们有两根走线，其信号大小相等极性相反。其中一根走线在平面一个方向上耦合了一个信号，另一根在平面另一个方向上耦合了一个信号。平面上这两个耦合电流大小相等（假设其它方面设计得很好）。因此电流完全在差分走线下方的一个环路中流动（图3）。它们看上去就像是涡流。耦合电流在其中流动的环路由（a）差分线自身和（b）走线在每个端点之间的间隔来定义。图3：即使差分信号严格大小相等且极性相反，因而没有流经电源系统的返回电流，仍然在走线

42、下方的平面中存在在一个环路中流动的感应电流。设计规则2：现在EMI 与环路面积已是广为人知了3。因此如果我们想控制EMI，就需要将环路面积最小化。并且做到这一点的方法引出了我们的第二条设计规则：将差分线彼此靠近布线。有人反对这条规则，事实上这条规则在上升时间较慢并且EMI 不是问题时并不是必须的。但是在高速环境中，差分线彼此靠得越近布线，走线下方所感应的电流的环路就越小，EMI 也可以得到更好的控制。 值得一提的是一些工程师要求设计人员去掉差分线下方的平面。原因之一是减小或消除走线下方的感应电流环路。另外一个原因是防止平面上已有的噪声耦合到（推测如此）走线上的低压信号4。 还有一个将差分线彼此

43、靠近布线的理由。差分接收器设计为对输入信号的差敏感而对输入的共模偏移不敏感。也就是说即使（+）输入相对（-）输入仅有轻微的偏移，接收器也会检测到。但是如果（+）和（-）输入一起偏移（在同样的方向），相对而言接收器对这种偏移不敏感。因此如果任何外部噪声（比如EMI 或串扰）等同地耦合到差分线中，接收器将对此种（共模耦合）噪声不敏感。差分线布得越彼此靠近，任何偶合噪声在每根走线上就越相近。因此电路的噪声抑制就越好。规则2推论：再次假定高速环境中，如果差分线彼此紧挨着布线（为了使其下方的环路面积最小化）那么走线将彼此耦合。如果走线足够长以至于端接成为一个问题，这种耦合就会影响到确切的端接阻抗5的计算

44、。原因是： 考虑一个差分线对，线1 和线2。假使它们分别携带信号V1 和V2。因为它们是差分线，V2=V1。V1 在线1 引起一个电流I1 而V2在线2 引起一个电流I2。电流必然是从欧姆定律导出，I=V/Z0，这里Z0 是走线的特征阻抗。现在线1（举例）携带的电流事实上由i1 和k*i2 组成，这里k 是线1 与线2 间的耦合比例。这表明这种耦合的最终效果是线1 上的一个明显的阻抗，这个阻抗等于Z=Z0-Z12 这里Z12 由线1 与线2 间的互耦6引起。如果线1 和线2 分得很开，它们之间的耦合就很小，确切的端接阻抗就只是Z0，单端走线的特征阻抗。但是如果走线靠的更近，它们之间的耦合就会增

45、加，这样走线的阻抗与这种耦合成比例地减小。这就是说确切的走线端接（为了防止反射）为Z0-Z12，或者某个小于Z0 的值。这对差分对的两根走线都适用。因为没有流经地的电流（大概这是个假设）那么端接电阻被连接在线1 和线2 之间，且确切的端接阻抗算得是2(Z0-Z12)。这个值经常被叫做“差分阻抗”7。设计规则3：差分阻抗因互耦而变，而互耦因线距而变。因此在任何情况下，走线阻抗，也就是互耦，在全线为常数是很重要的。这就得到了我们的第三个规则：（差分对的）线距必须在全线为常数。 注意对差分阻抗的影响只是规则2 的推论。差分阻抗根本不是与生俱来的。我们要把差分线彼此靠近布线与EMI 和噪声免疫有关。它

46、对“长”线确切端接以及线距一致性的影响的事实只不过是为了EMI 控制而将走线彼此靠近布线的一个推论8。结论：差分信号有几个优点，它们中的三个是（a）与电源系统有效隔离，（b）对噪声免疫，和（c）增强信噪比。与电源系统（特别是系统地）隔离依赖于差分线上的信号真正地大小相等且极性相反。这个假定也许不成立，如果差分对中单个线长不完全匹配。对噪声的免疫经常依赖于走线的紧耦合。这将依次影响到为防止反射而对走线进行正确的端接的值，以及如果走线必须紧耦合，通常也是需要的，它们的间距必须全线为常数。1 事实上信号可以仅仅/同时从地或电源系统返回。在这篇文章中我通篇使用单个术语“地”完全是为了方便。2 光耦器件是解决这类问题的另一种方法。3 参见Loop Areas: Close Em Tight, Januar