第3章 门电路PPT讲稿.ppt

《第3章 门电路PPT讲稿.ppt》由会员分享，可在线阅读，更多相关《第3章 门电路PPT讲稿.ppt（133页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、第3章 门电路第1页，共133页，编辑于2022年，星期二 本章总的要求：本章总的要求：熟熟练练掌掌握握TTLTTL和和CMOSCMOS集集成成门门电电路路输输出出与与输输入入间间的的逻逻辑辑关关系系、外外部部电电气气特特性性，包包括括电电压压传传输输特特性性、输输入入特特性性、输输出出特特性性和和动动态态特特性性等等；掌掌握握各各类类集集成成电电子子器器件正确的使用方法。件正确的使用方法。重点：重点：TTLTTL电路与电路与CMOSCMOS电路的结构与特点电路的结构与特点.第2页，共133页，编辑于2022年，星期二3.1 概述概述 门电路是用以实现逻辑运算的电子电路，与已经讲过的逻辑运算相

2、对应。常用的门电路在逻辑功能上有与门、或门、非门、与非门、或非门、与或非门、异或门等。正逻辑正逻辑：高电平表示逻辑：高电平表示逻辑1 1、低电平表示逻辑、低电平表示逻辑0 0。负逻辑负逻辑：高电平表示逻辑：高电平表示逻辑0 0、低电平表示逻辑、低电平表示逻辑1 1。获得高、低电平的基本方法获得高、低电平的基本方法：利用半导体开关元件的：利用半导体开关元件的 导通导通、截止截止（即开、关）两种工作状态。（即开、关）两种工作状态。第3页，共133页，编辑于2022年，星期二3.2 半导体二极管门电路半导体二极管门电路3.2.1 半导体二极管的开关特性Ui0.5V时，二时，二极管导通。极管导通。Ui

3、0时时vGS足够大时足够大时（vGSVGS(th)），形成），形成电场电场GB,把衬底中把衬底中的电子吸引到上表面，的电子吸引到上表面，除复合外，剩余的电除复合外，剩余的电子在上表面形成了子在上表面形成了N型层（反型层）为型层（反型层）为D、S间的导通提供了通间的导通提供了通道。道。VGS(th)称为阈值电压称为阈值电压(开启电压）开启电压）源极与源极与衬底接衬底接在一起在一起N沟道沟道可以通过改变可以通过改变vGS的大小来控制的大小来控制iD的大小。的大小。第14页，共133页，编辑于2022年，星期二二、MOS管的输入、输出特性管的输入、输出特性 对于共源极接法的电路，栅极和衬底之间被二氧

4、化硅绝对于共源极接法的电路，栅极和衬底之间被二氧化硅绝缘层隔离，所以缘层隔离，所以栅极电流为零栅极电流为零。输出特性曲线输出特性曲线（漏极特性曲线）（漏极特性曲线）第15页，共133页，编辑于2022年，星期二夹断区（截止区）用途：做无触点的、断开状态的电子开关。条件：整个沟道都夹断特点：第16页，共133页，编辑于2022年，星期二可变电阻区特点特点:(1)(1)当vGS 为定值时,iD 是vDS 的线性函数，管子的漏源间呈现为线性电阻，且其阻值受vGS 控制。（2）管压降vDS 很小。用途：用途：做压控线性电阻和无触点的、闭合状态的电子开关。条件：源端与漏端沟道都不夹断第17页，共133页

5、，编辑于2022年，星期二恒流恒流区：(又称饱和区或放大区）又称饱和区或放大区）特点特点:(1)受控性：受控性：输入电压输入电压vGS控制输出电流控制输出电流(2)恒流性：恒流性：输出电流输出电流iD 基本上不受输出电压基本上不受输出电压vDS的影响。的影响。条件条件:(1)源端沟道未夹断源端沟道未夹断 (2)漏端沟道予夹断漏端沟道予夹断 用途用途:可做可做放大器放大器和和恒流源恒流源。第18页，共133页，编辑于2022年，星期二三、MOS管的基本开关电路管的基本开关电路 当当vI=vGSVGS(th)且且vI继续升高时，继续升高时，MOS管工作在可变电阻区。管工作在可变电阻区。MOS管导通

6、内阻管导通内阻RON很小，很小，D-S间相当于闭合的开关间相当于闭合的开关,vO0。第20页，共133页，编辑于2022年，星期二四、MOS管的四种基本类型管的四种基本类型GSDN 沟道耗尽型沟道耗尽型GSDN沟道增强型沟道增强型第21页，共133页，编辑于2022年，星期二GSDP 沟道增强型沟道增强型GSDP 沟道耗尽型沟道耗尽型在数字电路中，多采用增强型。在数字电路中，多采用增强型。第22页，共133页，编辑于2022年，星期二3.3.2 CMOS反相器工作原理 PMOS管管NMOS管管CMOS电路电路VDDT1T2vIvO一、电路结构一、电路结构 当当NMOS管和管和PMOS管成对出现

7、在电路中，且二者管成对出现在电路中，且二者在工作中互补，称为在工作中互补，称为CMOS管管(意为互补意为互补)。第23页，共133页，编辑于2022年，星期二VDDTPTNvIvOvI=0截止截止 vo=“”导导 通通第24页，共133页，编辑于2022年，星期二vI=1VDDT1T2vIvO导通导通 vo=“”截止截止 静态下，无论静态下，无论vI是高电平还是低电平，是高电平还是低电平，T1、T2总有总有一个截止，因此一个截止，因此CMOS反相器的静态功耗极小。反相器的静态功耗极小。第25页，共133页，编辑于2022年，星期二二、电压传输特性和电流传输特性二、电压传输特性和电流传输特性 电

8、压传输特性阈值电压阈值电压VTHT1导通T2截止T2导通T1截止T1T2同时导通第26页，共133页，编辑于2022年，星期二电流传输特性T2截止T1截止CMOS反相器在使用时应尽量避免长期工作在BC段。第27页，共133页，编辑于2022年，星期二输入低电平时噪声容限：输入低电平时噪声容限：在保证输出高、低电平在保证输出高、低电平基本不变的条件下基本不变的条件下,输入电平输入电平的允许波动范围称为的允许波动范围称为输入端输入端噪声容限噪声容限。输入高电平时噪声容限：输入高电平时噪声容限：三、输入端噪声容限三、输入端噪声容限 第28页，共133页，编辑于2022年，星期二噪声容限衡量门电路的噪

9、声容限衡量门电路的抗干扰能力。抗干扰能力。噪声容限越大，表明电路抗干扰能力越强。噪声容限越大，表明电路抗干扰能力越强。测试表明：测试表明：CMOS电路噪声容限电路噪声容限VNH=VNL30VDD，且随，且随VDD的增加而加大。的增加而加大。第29页，共133页，编辑于2022年，星期二 因为因为MOS管的栅极和衬底之间存在着以管的栅极和衬底之间存在着以SiO2为为介质的输入电容，而绝缘介质非常薄，极易被击穿，所以介质的输入电容，而绝缘介质非常薄，极易被击穿，所以应采取保护措施。应采取保护措施。3.3.3 CMOS反相器的静态输入输出特性 一、输入特性一、输入特性 第30页，共133页，编辑于2

10、022年，星期二iI(mA)-0.70VDD+0.7vI(V)在正常的输入信号范围内，即在正常的输入信号范围内，即0.7V vI(VDD+0.7)V时输入电流时输入电流iI 0。(因为因为CMOS门电路的门电路的GS间间有一层绝缘的有一层绝缘的SiO2薄层。薄层。)在在0.7V (VDD+0.7)V以外的区域，以外的区域，iI从零开始增大，并随从零开始增大，并随vI增加急增加急剧上升，原因是保护电路中的剧上升，原因是保护电路中的二极管已进入导通状态。二极管已进入导通状态。注意：注意：由于门电路输入端的绝缘层由于门电路输入端的绝缘层使输入的阻抗极高，若有静电感应使输入的阻抗极高，若有静电感应会在

11、悬空的输入端产生不定的电位，会在悬空的输入端产生不定的电位，故故CMOSCMOS门电路的输入端不允许悬门电路的输入端不允许悬空空。第31页，共133页，编辑于2022年，星期二二、输出特性二、输出特性 低电平输出特性低电平输出特性高电平输出特性高电平输出特性VOL0VOHVDD第32页，共133页，编辑于2022年，星期二3.3.4 CMOS反相器的动态特性 一、传输延迟时间一、传输延迟时间 tviotvoo50%50%tpdHLtpdLH平均传输时间平均传输时间第33页，共133页，编辑于2022年，星期二二、交流噪声容限二、交流噪声容限 噪声电压作用时间越短、电源电压越高，交流噪声容限越大

12、。噪声电压作用时间越短、电源电压越高，交流噪声容限越大。三、动态功耗三、动态功耗 反相器从一种稳定状态突然变到另一种稳定状态的过程反相器从一种稳定状态突然变到另一种稳定状态的过程中，将产生附加的功耗，即为动态功耗。中，将产生附加的功耗，即为动态功耗。动态功耗包括：负载电容充放电所消耗的功率动态功耗包括：负载电容充放电所消耗的功率PC和和PMOS、NMOS同时导通所消耗的瞬时导通功耗同时导通所消耗的瞬时导通功耗PT。在工作频率较高的情况下，在工作频率较高的情况下，CMOS反相器的动态功耗反相器的动态功耗要比静态功耗大得多，静态功耗可忽略不计。要比静态功耗大得多，静态功耗可忽略不计。第34页，共1

13、33页，编辑于2022年，星期二3.3.5 其他类型CMOS门电路 1.与与非非门门一、其他逻辑功能的一、其他逻辑功能的CMOS门电路门电路第35页，共133页，编辑于2022年，星期二任一输入端为低，设任一输入端为低，设vA=0vA=0断开断开 导通导通 vO=1第36页，共133页，编辑于2022年，星期二输入全为高电平输入全为高电平vA=1vB=1导通导通 断开断开 vO=0第37页，共133页，编辑于2022年，星期二2.或非门或非门第38页，共133页，编辑于2022年，星期二任一输入端为高，设任一输入端为高，设vA=1vA=1导通导通 断开断开 vO=0第39页，共133页，编辑于

14、2022年，星期二输入端全为低输入端全为低vA=0vB=0断开断开 导通导通 vO=1第40页，共133页，编辑于2022年，星期二3.带缓冲级的带缓冲级的CMOS门电路门电路第41页，共133页，编辑于2022年，星期二带缓冲级的门电路其输出电阻、输出高、低电平以及带缓冲级的门电路其输出电阻、输出高、低电平以及电压传输特性将不受输入端状态的影响。电压传输特性的电压传输特性将不受输入端状态的影响。电压传输特性的转折区也变得更陡。转折区也变得更陡。第42页，共133页，编辑于2022年，星期二二、漏极开路输出门电路（二、漏极开路输出门电路（OD门）门）为什么需要为什么需要OD门？门？普通与非门输

15、出不能普通与非门输出不能直接连在一起实现直接连在一起实现“线与线与”！ABYCD10产产生生一一个个很很大大的的电电流流需将一个需将一个MOS管的漏极开路构成管的漏极开路构成OD门。门。第43页，共133页，编辑于2022年，星期二需加一上拉电阻ABYOD输出与非门的逻辑符号及函数式输出与非门的逻辑符号及函数式ODOD门输出端可直接连接实现线与。门输出端可直接连接实现线与。ABYCDVDDRL第44页，共133页，编辑于2022年，星期二RL的选择：的选择：IOHIIHn个m个VDDVILVILVILRLVOHn是并联是并联OD门的数目，门的数目，m是负载门电路高电平输入电流的数目。是负载门电

16、路高电平输入电流的数目。第45页，共133页，编辑于2022年，星期二VIHVILVILVDDRLVOLm个IOLIIL例例3.3.2 m是负载门电路低电平输入电流的数目。在负载门为是负载门电路低电平输入电流的数目。在负载门为CMOS门门电路的情况下，电路的情况下，m和和m相等。相等。第46页，共133页，编辑于2022年，星期二C0、，即，即C 端为低电平（端为低电平（0V）、）、端为高电平端为高电平（VDD）时，）时，T1和和T2都不具备开启条件而截止，输都不具备开启条件而截止，输入和输出之间相当于开关断开一样，呈高阻态。入和输出之间相当于开关断开一样，呈高阻态。三、三、CMOS传输门传输

17、门第47页，共133页，编辑于2022年，星期二C1、，即即C 端端为为高高电电平平（VDD）、端端为为低低电电平平（0V）时时，T1和和T2至至少少有有一一个个导导通通，输输入入和和输输出出之之间间相相当当于于开开关关接接通通一一样样，呈低阻态，呈低阻态，vovi。第48页，共133页，编辑于2022年，星期二TG1TG2ABYA=1、B=0时，时，TG1截止，截止，TG2导通，导通，Y=B =1;第49页，共133页，编辑于2022年，星期二TG1TG2ABYA=0、B=1时，时，TG2截止，截止，TG1导通，导通，Y=B=1;第50页，共133页，编辑于2022年，星期二TG1TG2AB

18、YA=0、B=0时，时，TG2截止，截止，TG1导通，导通，Y=B=0;第51页，共133页，编辑于2022年，星期二TG1TG2ABYA=1、B=1时，时，TG1截止，截止，TG2导通，导通，Y=B =0;第52页，共133页，编辑于2022年，星期二双向模拟开关双向模拟开关第53页，共133页，编辑于2022年，星期二 ,G4输出高电平，输出高电平，G5输出低电平，输出低电平，T1、T2 同时截止，输出呈同时截止，输出呈高阻态高阻态；四、三态门四、三态门 AYEN逻辑符号逻辑符号10110第54页，共133页，编辑于2022年，星期二AYEN逻辑符号逻辑符号0101110若若A=1，则，则

19、G4、G5输出均为高电平，输出均为高电平，T1截止、截止、T2导通，导通，Y=0；若若A=0，则，则G4、G5输出均为低电平，输出均为低电平，T1导通、导通、T2截止，截止，Y=1；0001第55页，共133页，编辑于2022年，星期二AYENAYEN低电平有效低电平有效高电平有效高电平有效三态门有三种状态三态门有三种状态:高电平、低电平、高阻态。高电平、低电平、高阻态。第56页，共133页，编辑于2022年，星期二3.3.6 CMOS电路的特点 CMOS电路的优点电路的优点1.静态功耗小。静态功耗小。2.允许电源电压范围宽允许电源电压范围宽(3 18V）。）。3.扇出系数大，噪声容限大。扇出

20、系数大，噪声容限大。第57页，共133页，编辑于2022年，星期二 1 1输入电路的静电保护输入电路的静电保护 CMOS电路的输入端设置了保护电路，给使用者带来很电路的输入端设置了保护电路，给使用者带来很大方便。但是，这种保护还是有限的。由于大方便。但是，这种保护还是有限的。由于CMOS电路的输电路的输入阻抗高，极易产生感应较高的静电电压，从而击穿入阻抗高，极易产生感应较高的静电电压，从而击穿MOS管栅极极薄的绝缘层，造成器件的永久损坏。为避免静电损管栅极极薄的绝缘层，造成器件的永久损坏。为避免静电损坏，应注意以下几点：坏，应注意以下几点：CMOS电路的正确使用电路的正确使用第58页，共133

21、页，编辑于2022年，星期二 （1 1）所有与）所有与CMOS电路直接接触的工具、仪表等必电路直接接触的工具、仪表等必须可靠接地。须可靠接地。（2 2）存储和运输）存储和运输CMOS电路，最好采用金属屏蔽电路，最好采用金属屏蔽层做包装材料。层做包装材料。2 2多余的输入端不能悬空。多余的输入端不能悬空。输入端悬空极易产生感应较高的静电电压，造成器件输入端悬空极易产生感应较高的静电电压，造成器件的永久损坏。对多余的输入端，可以按功能要求接电源或的永久损坏。对多余的输入端，可以按功能要求接电源或接地，或者与其它输入端并联使用。接地，或者与其它输入端并联使用。3输入电路需过流保护输入电路需过流保护第

22、59页，共133页，编辑于2022年，星期二3.5 TTL门电路门电路3.5.1 双极型三极管的开关特性一、双极型三极管的结构一、双极型三极管的结构 BECNNP基极基极 发射极发射极集电极集电极BECNPN型三极管型三极管PNP集电极集电极 基极基极 发射极发射极 BCEBECPNP型三极管型三极管第60页，共133页，编辑于2022年，星期二二、双极型三极管的输入特性和输出特性二、双极型三极管的输入特性和输出特性 IC(mA )1234UCE(V)36912IB=020 A40 A60 A80 A100 AIB(A)UBE(V)204060800.40.8输入特性曲线输入特性曲线输出特性曲

23、线输出特性曲线开启电压开启电压饱饱和和区区截止区截止区放大区放大区第61页，共133页，编辑于2022年，星期二三、双极型三极管的基本开关电路三、双极型三极管的基本开关电路 在数字电路中，三极管作为开关元件，主要工作在在数字电路中，三极管作为开关元件，主要工作在饱和饱和和和截止截止两两种开关状态，放大区只是极短暂的过渡状态。种开关状态，放大区只是极短暂的过渡状态。第62页，共133页，编辑于2022年，星期二第63页，共133页，编辑于2022年，星期二三极管临界饱和三极管临界饱和时的基极电流：时的基极电流：ui=1V时，三极管导通，基极电流：时，三极管导通，基极电流：uo=uCE=VCC-i

24、CRc=5-0.03501=3.5V第64页，共133页，编辑于2022年，星期二ui=0.3V时，因为时，因为uBE 0.5V，iB=0=0，三极管工作在，三极管工作在 截止状态，截止状态，ic=0=0。因为。因为ic=0=0，所以输出电压：，所以输出电压：uo=VCC=5V 截止状态截止状态ui=UIL0.5Vuo=+VCC+VCCRbRcbce第65页，共133页，编辑于2022年，星期二ui3V3V时，三极管导通，基极电流：时，三极管导通，基极电流：uoUCES0.3V0.3V三极管饱和三极管饱和饱和状态饱和状态iBIBSui=UIHuo=0.3VRbRc+VCCbce0.7V0.3V

25、第66页，共133页，编辑于2022年，星期二四、双极型三极管的开关等效电路四、双极型三极管的开关等效电路 开关等效电路开关等效电路(1)截止状态 条件：发射结反偏特点：电流约为0 第67页，共133页，编辑于2022年，星期二(2)饱和状态条件：发射结正偏，集电结正偏特点：UBES=0.7V，UCES=0.3V/硅第68页，共133页，编辑于2022年，星期二三极管开关等效电路(a)截止时(b)饱和时第69页，共133页，编辑于2022年，星期二uituot+Vcc0.3V五、双极型三极管的动态开关特性五、双极型三极管的动态开关特性 第70页，共133页，编辑于2022年，星期二BJTBJT

26、的开关时间：的开关时间：是指是指BJTBJT管由管由截止到饱和截止到饱和导通导通 或者由或者由饱和导通到截止饱和导通到截止所需要的时间。所需要的时间。延迟时间延迟时间td从从+VB2加到集电加到集电极电流极电流ic上升到上升到0.10.1ICS所需要所需要的时间；的时间；上升时间上升时间tric从从0.10.1ICS到到0.90.9ICS所需要的时间；所需要的时间；开通时间开通时间t tonon=t td d+t tr r就是建立基区电荷时间就是建立基区电荷时间第71页，共133页，编辑于2022年，星期二存储时间存储时间ts从输入信号降到从输入信号降到-VB1到到ic降到降到0.90.9IC

27、S 所需要的时所需要的时间；间；下降时间下降时间tfic从从0.90.9ICS降到降到0.10.1ICS所需要的时间。所需要的时间。关闭时间关闭时间toff=ts+tf就是存就是存储电荷消散的时间储电荷消散的时间 第72页，共133页，编辑于2022年，星期二加入加入VEE的目的是确保的目的是确保即使输入低电平信号稍大于零即使输入低电平信号稍大于零时，也能使三极管基极为负电时，也能使三极管基极为负电位，从而使三极管位，从而使三极管 可靠截止，可靠截止，输出为高电平。输出为高电平。六、三极管反相器六、三极管反相器 AY第73页，共133页，编辑于2022年，星期二集集成成门门电电路路双极型双极型

28、TTL(Transistor-Transistor Logic Integrated Circuit,TTL)ECLNMOSCMOSPMOSMOSMOS型型（M Metal-etal-O Oxide-xide-S Semiconductoremiconductor，MOSMOS）TTL 晶体管晶体管-晶体管逻辑集成电路晶体管逻辑集成电路MOS 金属氧化物半导体场效应管集成电路金属氧化物半导体场效应管集成电路3.5.2 TTL反相器第74页，共133页，编辑于2022年，星期二输入级倒相级输出级称为称为推拉式电推拉式电路路或或图腾柱输图腾柱输出电路出电路一、一、TTL反相器的电路结构和工作原理反

29、相器的电路结构和工作原理第75页，共133页，编辑于2022年，星期二1.输入为低电平（输入为低电平（0.2V）时）时三个三个PN结结导通需导通需2.1V0.9V不足以让不足以让T2、T5导通导通T2、T5截止截止第76页，共133页，编辑于2022年，星期二1.输入为低电平（输入为低电平（0.2V）时）时vovo=5vR2vbe4vD23.4V 输出输出高电平高电平第77页，共133页，编辑于2022年，星期二2.输入为高电平（输入为高电平（3.4V）时）时电位被嵌电位被嵌在在2.1V全导通全导通 vB1=VIH+VON=4.1V发射结反偏 1V截止T2、T5饱和导通饱和导通第78页，共13

30、3页，编辑于2022年，星期二2.输入为高电平（输入为高电平（3.4V）时）时vo=VCE50.3V 输出低电平输出低电平第79页，共133页，编辑于2022年，星期二 可见，无论输入如何，可见，无论输入如何，T4和和T5总是一管导通总是一管导通而另一管截止。而另一管截止。这种推拉式工作方式，这种推拉式工作方式，带负载能力很强带负载能力很强。第80页，共133页，编辑于2022年，星期二第81页，共133页，编辑于2022年，星期二AB段：段：vI0.6V,vB10.7V,vI1.4V,vI继续升高继续升高,vo不再变化，不再变化，保持低电平保持低电平0.3V。（饱和区饱和区）二、电压传输特性

31、二、电压传输特性 第85页，共133页，编辑于2022年，星期二 输出高电平输出高电平VOH、输出低电平、输出低电平VOL VOH 2.4V VOL 0.4V 便认为合格。便认为合格。典型值典型值VOH=3.4V VOL 0.3V。阈值电压阈值电压VTH(门槛电压门槛电压)vIVTH时，认为时，认为vI是高电平。是高电平。VTH=1.4V第86页，共133页，编辑于2022年，星期二输入低电平时噪声容限：输入低电平时噪声容限：输入高电平时噪声容限：输入高电平时噪声容限：三、输入端噪声容限三、输入端噪声容限 第87页，共133页，编辑于2022年，星期二一一.输入特性输入特性:3.5.3 TTL

32、反相器的静态输入特性和输出特性输入短路电流输入短路电流IIS(IIL)高电平输入电流高电平输入电流IIH第88页，共133页，编辑于2022年，星期二二二.输出特性输出特性TTL反相器高电平输出特性反相器高电平输出特性由于受到功耗的限制手册上给出的高电平输出电流的最大值要比5mA小得多。74系列系列IOH(max)=0.4mA第89页，共133页，编辑于2022年，星期二二二.输出特性输出特性TTL反相器低电平输出特性反相器低电平输出特性IOL(max)第90页，共133页，编辑于2022年，星期二前后级之间电流的联系前后级之间电流的联系？第91页，共133页，编辑于2022年，星期二前级输出

33、为前级输出为 高电平时高电平时前级（驱动门）前级（驱动门）后级（负载门）后级（负载门）前级流出前级流出电流电流I IOHOH（拉（拉电流）电流）1发射结反偏发射结反偏,输入输入电流电流IIH很小很小(几几十十A)第92页，共133页，编辑于2022年，星期二前级输出为前级输出为 低电平时低电平时前级（驱动门）前级（驱动门）后级（负载门）后级（负载门）0流入前级流入前级的电流的电流IOL (灌电流灌电流)输入低电平输入低电平时的输入电时的输入电流流I IILIL，大约，大约为为1mA1mA。第93页，共133页，编辑于2022年，星期二扇出系数扇出系数驱动同类门的个数。驱动同类门的个数。灌电流工

34、作时：灌电流工作时：拉电流工作时：拉电流工作时：扇出系数扇出系数NO取取NOL、NOH中较小的一个。中较小的一个。扇出系数衡量门电路的扇出系数衡量门电路的带负载能力带负载能力。IILIOLIIHIOH第94页，共133页，编辑于2022年，星期二例例3.5.2 解：解：VOL=0.2V时，驱动门输出电流IOL=16mA,每个负载门的输入电流为IIL=1mA。VOH=3.2V时，驱动门输出电流IOH=7.5mA,但手册规定|IOH|0.4mA,故取|IOH|=0.4mA;每个负载门的输入电流为IIH=40A。扇出系数扇出系数NO=10第95页，共133页，编辑于2022年，星期二输入端输入端“1

35、”,“0”？三三.输入端负载特性输入端负载特性第96页，共133页，编辑于2022年，星期二在一定范围内，uI随RP的增大而升高。但当输入电压uI达到1.4V以后，uB1=2.1V，RP增大，由于uB1不变，故uI=1.4V也不变。这时T2和T5饱和导通，输出为低电平。1.4开门电阻开门电阻RON(2K左右）左右）第97页，共133页，编辑于2022年，星期二(1)(1)关门电阻关门电阻ROFF 在保证门电路输出为额在保证门电路输出为额定高电平的条件下，所允许定高电平的条件下，所允许RP 的最大值称为关门电的最大值称为关门电阻。典型的阻。典型的TTLTTL门电路门电路ROFF 0.7k 0.7

36、k。(2)(2)开门电阻开门电阻RON 在保证门电路输出为额定在保证门电路输出为额定低电平的条件下，所允许低电平的条件下，所允许RP 的最小值称为开门电阻。典的最小值称为开门电阻。典型的型的TTLTTL门电路门电路RON 2k 2k。数字电路中要求输入负载电阻数字电路中要求输入负载电阻RP RON或或RP ROFF，否则输入信号将不在高低电平范围内。，否则输入信号将不在高低电平范围内。振荡电路则令振荡电路则令 ROFF RP RON使电路处于转折区。使电路处于转折区。第98页，共133页，编辑于2022年，星期二10K例：判断如图例：判断如图TTL电路输出为何状态？电路输出为何状态？Y0=01

37、0Y1=1Y01110Y1Y2=010VCCY210K第99页，共133页，编辑于2022年，星期二1.悬空的输入端相当于接高电平。悬空的输入端相当于接高电平。2.为了防止干扰，一般应将悬空的输入端为了防止干扰，一般应将悬空的输入端接高电平。接高电平。第100页，共133页，编辑于2022年，星期二例例3.5.3解：解：vO1=VOH、vI2VIH(min)时时应满足：应满足：VOHIIHRPVIH(min)vO1=VOL、vI2VIL(max)时时因此，因此，RP不应大于不应大于690.G1G2RPvO1vI2第101页，共133页，编辑于2022年，星期二3.5.4 TTL反相器的动态特性

38、一、传输延迟时间一、传输延迟时间tviotvoo50%50%tpdHLtpdLH平均传输时间平均传输时间平均传输延迟时间平均传输延迟时间tpd表征了门电路的开关速表征了门电路的开关速度。度。第102页，共133页，编辑于2022年，星期二二二.功耗：功耗：有静态功耗和动态功耗。有静态功耗和动态功耗。静态功耗静态功耗指的是当电路没指的是当电路没有状态转换时的功耗有状态转换时的功耗;动态功耗动态功耗只发生在状态转换的瞬只发生在状态转换的瞬间。对于间。对于TTL电路静态功耗是主要的，用电路静态功耗是主要的，用PD表示表示。第103页，共133页，编辑于2022年，星期二3.5.5 其他类型的TTL门

39、电路 一一.其他逻辑功能的门电路其他逻辑功能的门电路输入端改成多发射输入端改成多发射极三极管极三极管1.与与非非门门第104页，共133页，编辑于2022年，星期二 TTL集成门电路的封装：集成门电路的封装：双列直插式双列直插式 如：如：TTLTTL门电路芯片（门电路芯片（四四2 2输入与非门，输入与非门，型号型号74LS0074LS00 )地地GNDGND外外 形形管脚管脚 电源电源V VCCCC（+5V+5V）第105页，共133页，编辑于2022年，星期二74LS00内含4个2输入与非门，74LS20内含2个4输入与非门。第106页，共133页，编辑于2022年，星期二例：例：如图电路，

40、已知如图电路，已知 74S00门门电路电路GP参数为：参数为：IOH/IOL=-1.0mA/20mAIIH/IIL=50A/-1.43mA试求门试求门GP能驱动多少同类门能驱动多少同类门？若将电路中的芯片改为？若将电路中的芯片改为74S20，其门电路参数同，其门电路参数同74S00，问此时，问此时GP能驱动多少同类门能驱动多少同类门？GPG1Gn第107页，共133页，编辑于2022年，星期二门门GP输出低电平时，设可带同类门数为输出低电平时，设可带同类门数为NOL：解：解：门门GP输出的高电平时，设可带同类门数为输出的高电平时，设可带同类门数为NOH：扇出系数扇出系数=10由于与非门的输入端

41、为多发射极，当前一级门输出低电由于与非门的输入端为多发射极，当前一级门输出低电平时，负载门只要一个输入端为低电平，平时，负载门只要一个输入端为低电平，T2、T5就截止。就截止。第108页，共133页，编辑于2022年，星期二74S20为为4输入输入与非门，所以与非门，所以门门GP输出低电平时，设可带同类门数为输出低电平时，设可带同类门数为NOL：门门GP输出高电平时，设可带同类门数为输出高电平时，设可带同类门数为NOH：扇出系数扇出系数No=5第109页，共133页，编辑于2022年，星期二两方框中电路相同两方框中电路相同A为高电平时，T2、T5同时导通，T4截止，输出Y为低电平。B为高电平时

42、，T2、T5同时导通，T4截止，输出Y为低电平。A、B都为低电都为低电平时平时，T2、T2同时截止，T5截止，T4导通，输出Y为高电平。2.或非门或非门第110页，共133页，编辑于2022年，星期二或非门或非门与或非门与或非门第111页，共133页，编辑于2022年，星期二3.与与或或非非门门第112页，共133页，编辑于2022年，星期二4.异或门异或门若A、B同时为高电平，T6、T9导通，T8截止，输出低电平；A、B同时为低电平，T4、T5同时截止，使T7、T9导通，T8截止，输出也为低电平。A、B不同时，T1正向饱和导通，T6截止；T4、T5中必有一个导通，从而使T7截止。T6、T7同

43、时截止，使得T8导通，T9截止，输出为高电平。第113页，共133页，编辑于2022年，星期二74LS86第114页，共133页，编辑于2022年，星期二二二.集电极开路门（集电极开路门（OC门）门）为什么需要为什么需要OC门？门？普通与非门输出不能普通与非门输出不能直接连在一起实现直接连在一起实现“线与线与”！10产生一个很大的电流产生一个很大的电流ABYCD第115页，共133页，编辑于2022年，星期二集电极悬空集电极悬空 ABYOCOC门输出端可直接连接实现线与。门输出端可直接连接实现线与。第116页，共133页，编辑于2022年，星期二VCCVILVILVILRLRL的选择：的选择：

44、IOHIIHn个m个VOH负载门输入端负载门输入端个数个数第117页，共133页，编辑于2022年，星期二VIHVILVILVCCRLVOLm个IOLIIL负载门个数负载门个数 由于与非门的输入端为多发射极，当前一级门输出低电平时，由于与非门的输入端为多发射极，当前一级门输出低电平时，负载门只要一个输入端为低电平，负载门只要一个输入端为低电平，T2、T5就截止。就截止。若为或非门，若为或非门，m是输入端的个数，而不是负载门的数目。是输入端的个数，而不是负载门的数目。例例3.5.5第118页，共133页，编辑于2022年，星期二 三三.三态门三态门 （TSTS门门)三态输出门三态输出门(Thre

45、e-State Output Gate)是是在普通门电路的基在普通门电路的基础上附加控制电路础上附加控制电路而构成的。而构成的。ENAYBENAYB第119页，共133页，编辑于2022年，星期二0 截截 止止第120页，共133页，编辑于2022年，星期二1导导 通通截止截止 截止截止 高阻态高阻态 第121页，共133页，编辑于2022年，星期二3.5.6 TTL数字集成电路的各种系列 74H系列：系列：高速系列。其工作速度的提高是用增加功高速系列。其工作速度的提高是用增加功耗的代价换取的，效果不够理想。耗的代价换取的，效果不够理想。从从提高工作速度提高工作速度、降低功耗降低功耗两方面考虑

46、进行改进。两方面考虑进行改进。74S系列：系列：肖特基系列。采用抗饱和三极管，提高了肖特基系列。采用抗饱和三极管，提高了工作速度，但电路功耗加大，并且输出的低电平升工作速度，但电路功耗加大，并且输出的低电平升高。高。74LS系列：系列：低功耗肖特基系列。兼顾功耗和速度两个方低功耗肖特基系列。兼顾功耗和速度两个方面，得到更小的延迟功耗积。面，得到更小的延迟功耗积。第122页，共133页，编辑于2022年，星期二74AS系列：系列：电路结构与电路结构与74LS系列相似，采用低系列相似，采用低 阻值，阻值，提高了工作速度，但功耗较大。提高了工作速度，但功耗较大。74ALS系列：系列：其延迟功耗积是其

47、延迟功耗积是TTL电路所有系列中电路所有系列中最小的一种。最小的一种。54、54H、54S、54LS系列：系列：54系列与系列与74系列电路具有系列电路具有完全相同的电路结构和电气性能参数。完全相同的电路结构和电气性能参数。54系列工作温系列工作温度范围更宽，电源允许的工作范围更大。度范围更宽，电源允许的工作范围更大。74系列：温度系列：温度070，电源电压，电源电压5V5%;54系列系列:温度温度-55+125，电源电压，电源电压5V10%。第123页，共133页，编辑于2022年，星期二型号名称主要功能74LS00四2输入与非门74LS02四2输入或非门74LS04六反相器74LS05六反

48、相器OC门74LS08四2输入与门74LS13双4输入与非门施密特触发74LS308输入与非门74LS32四2输入或门74LS644-2-3-2输入与或非门74LS13313输入与非门74LS136四异或门OC输出74LS365六总线驱动器同相、三态、公共控制74LS368六总线驱动器反相、三态、两组控制 TTL集成门电路系列集成门电路系列 第124页，共133页，编辑于2022年，星期二CMOS电路与电路与TTL电路比较：电路比较：（1）CMOS电路的工作速度比电路的工作速度比TTL电路的低。电路的低。（2）CMOS带负载的能力比带负载的能力比TTL电路强。电路强。（3）CMOS电路的电源电

49、压允许范围较大，约在电路的电源电压允许范围较大，约在 318V，抗干扰能力比，抗干扰能力比TTL电路强。电路强。（4）CMOS电电路路的的功功耗耗比比TTL电电路路小小得得多多。门门电电路路的的功功耗耗只只有有几几个个W，中中规规模模集集成成电电路路的的功功耗耗也也不不会会超超过过100W。第125页，共133页，编辑于2022年，星期二（5）CMOS集成电路的集成度比集成电路的集成度比TTL电路高。电路高。（6）CMOS电路容易受静电感应而击穿，在使用和电路容易受静电感应而击穿，在使用和 存放时应注意静电屏蔽，焊接时电烙铁应接地存放时应注意静电屏蔽，焊接时电烙铁应接地 良好，尤其是良好，尤其

50、是CMOS电路多余不用的输入端不电路多余不用的输入端不 能悬空，应根据需要接地或接高电平。能悬空，应根据需要接地或接高电平。CMOS电路与电路与TTL电路比较：电路比较：第126页，共133页，编辑于2022年，星期二多余输入端的处理措施多余输入端的处理措施处理原则：处理原则：不能影响输入与输出之间的逻辑关系不能影响输入与输出之间的逻辑关系。数字集成电路中多余的输入端在不改变逻辑关系的前数字集成电路中多余的输入端在不改变逻辑关系的前提下可以提下可以并联并联起来使用，也可起来使用，也可根据逻辑关系的要求接根据逻辑关系的要求接地或接高电平地或接高电平。TTL电路多余的输入端悬空表示输入为电路多余的