第3章 组合逻辑集成电路PPT讲稿.ppt

《第3章 组合逻辑集成电路PPT讲稿.ppt》由会员分享，可在线阅读，更多相关《第3章 组合逻辑集成电路PPT讲稿.ppt（58页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、第3章组合逻辑集成电路第1页，共58页，编辑于2022年，星期一 3.1 二进制加法器二进制加法器 3.1.1一位二进制加法器一位二进制加法器1.半加器半加器 半加器是指不考虑来自低位的进位，只将两个一位二进制数相加的电路。根据二进制数加法运算规则，可列出半加器的真值表如表3.1所示。其中Ai,Bi为两个加数，Si是和数，Ci是向高位的进位数。第2页，共58页，编辑于2022年，星期一由表3.1可得和i及向高们进位i的函数式为：第3页，共58页，编辑于2022年，星期一 2.全加器全加器 全加器是指除将两个一位二进制数相加外，还要与低位向本位的进位数相加的电路。第4页，共58页，编辑于2022

2、年，星期一3.1.2多位二进制加法器多位二进制加法器前面所讲的半加器及全加器均是一位数的加法器，若将多位二进制数相加，则采用多位数的加法器。1串行进位加法器串行进位加法器 将低位全加器的进位输出接到高位全加器的进位输入端i，即可组成多位加法器。如图3.3所示为由四个全加器构成的4位二进制加法器电路。第5页，共58页，编辑于2022年，星期一第6页，共58页，编辑于2022年，星期一 2超前进位加法器超前进位加法器 为了克服串行进位加法器运算速度比较慢的缺点，设计出了一种速度更加快的加法器超前进位加法器。它的设计思想是设法将低位进位输入信号i经判断直接送到输出端，以缩短中间传输路径，提高工作速度

3、。例时，可将i直接送输出端也可直接送输出。即第7页，共58页，编辑于2022年，星期一图3.474283(a)逻辑符号(b)外引线图第8页，共58页，编辑于2022年，星期一 .2 编码器编码器 为了区分一系列不同的事物，将其中的每一个事物用一个二值代码表示，就是编码。能实现编码的电路叫编码器。在数字系统中，信号都是以高、低电平的形式给出的，因此，编码器作用就是把输入的每一个高、低电平信号编成一个对应的二进制代码。常用的编码器有二进制编码器、二十进制编码器及优先编码器等。第9页，共58页，编辑于2022年，星期一 3.2.1 二进制编码器二进制编码器 二进制编码器是一种可用n位二进制数来表示个

4、输入信号的编码电路。线线编码器是以三位二进制数来表示个输入信号，表示输出信号，表示输入信号，输入信号为高电平有效，则其真值表如表3.2所示。第10页，共58页，编辑于2022年，星期一第11页，共58页，编辑于2022年，星期一图3.5二进制8线3线编码器第12页，共58页，编辑于2022年，星期一 3.2.2 优先编码器优先编码器 为了解决普通的二进制编码器每次只允许输入一个有效电平的这一问题，设计出了优先编码器。优先编码器每次允许输入多个有效信号，但编码器预先对所输入的信号优先权进行了规定，在多个输入信号同时输入的情况下，只对优先权最高的输入信号进行编码，下面以CT74LS148、8线线优

5、先编码器为例说明。其逻辑符号及外引线图如图3.6所示。表3.3是其功能表。第13页，共58页，编辑于2022年，星期一第14页，共58页，编辑于2022年，星期一第15页，共58页，编辑于2022年，星期一端为选通输入端，当时，编码器可正常工作，当时，编码器的输出端均被封锁在高电平。Ys端为选通输出端，其表达式为为扩展端，表达式为第16页，共58页，编辑于2022年，星期一例例3.1试用两片CT74Ls1488线线优先编码器扩展成16线线优先编码器。解：由于每片CT74LS148有个信号输入端，两片正好16个输入端，故待编码的信号输入端无需扩展；而每片代码输出只有位，所以需要扩展一位代码输出端

6、，连接图如图3.7所示。第17页，共58页，编辑于2022年，星期一第18页，共58页，编辑于2022年，星期一3.2.3二一十进制优先编码器二一十进制优先编码器它是一种能将10个输入信号编成10个BCD码的编码器,输入信号中的优先权最低，优先权最高，有时也将这种编码器叫10线4线优先编码器。CT74LS147为一二十进制优先编码器的典型中规模集成电路，其逻辑符号及功能表如图3.8及表3.4所示。编码器输出逻辑函数式为第19页，共58页，编辑于2022年，星期一图3.8二十进制优先编码器(a)逻辑符号(b)外引线图第20页，共58页，编辑于2022年，星期一表3.474LS147的功能表第21

7、页，共58页，编辑于2022年，星期一 3.3 译码器与数码显示器译码器与数码显示器 译码是编码的反操作,它将输入的二进制代码译成对应的输出高、低电平，能完成这种功能的电路称为译码器。常用的译码电路有二进制译码器、二十进制译码器及显示译码器三类。3.3.1二进制译码器二进制译码器二进制译码器可将输入的二进制代码翻译成高、低电平输出。CT74LS138是由TTL与非门组成的3线8线译码器,其逻辑图如图3.9所示。图3.10所示为逻辑符号和外引线图。第22页，共58页，编辑于2022年，星期一图.9译码器的逻辑图第23页，共58页，编辑于2022年，星期一图.10的逻辑符号和外引线图(a)逻辑符号

8、(b)外引线图第24页，共58页，编辑于2022年，星期一表3.574LS138的功能表第25页，共58页，编辑于2022年，星期一此3线8线译码器除有3个代码输入端、8个高、低电平输出端外，另有三个控制输入端，这三个输入端又称片选端，作为扩展或级联时使用，由CT74LS138的功能表3.5可知，当STA0时，译码器不工作，输出被封锁为高电平1，当STA=1、时，译码器才能正常工作，此时由图3.9可得出输出函数式为第26页，共58页，编辑于2022年，星期一利用片选端，可将译码器作为一个完成的数据分配器来使用。只要令，将A2、A1、A0作为“地址”输入端，端作为数据输入端，那么从送来的数只能通

9、过A2A1A0所指定的一根输出线送出去。例如当A2A1A0100时，除G4门的输出为外，其余7个门的输出均为1，因此从输入的数据以反码形式从端输出。所以数据分配器可根据需要将总线上的数据依次分配到各条支线上，从而实现数据的有序传送。片选端还可实现译码范围扩展，下面举例加以说明。第27页，共58页，编辑于2022年，星期一例3.2试用两片74LS138组成4线16线译码器，将输入4位二进制代码D3D2D1D0的十六种组合译成对应的十六独立的低电平信号。解：由于每片74LS138有8个输出端，所以两片共16个输出端，但每片只有3个代码输入端，所以需利用其片选端扩展第4位代码输入端。如图3.11所示

10、，将第一片的、与第二片的端连在一起作为D3端，并将第一片端接高电平，第二片、端接地，同时取两片的A2A1A0=D2D1D0即可。当D3D2D1D0为10001111时，高位芯片(2)工作，对应的依次被译成低电平，低位芯片(1)被禁止；当D3D2D1D0为10000111时，低位芯片(1)工作，对应的依次被译成低电平，高位芯片被禁止。第28页，共58页，编辑于2022年，星期一图3.11用两片组成线线译码器第29页，共58页，编辑于2022年，星期一3.3.2二十进制译码器二十进制译码器二十进制译码器是一种可将10个BCD代码译成10个高、低电平输出信号的组合逻辑电路。常见的二十进制译码器有CT

11、5442、CT5443、CT74LS42等，其原理与3线8线译码器类似，只不过它有4个输入端，10个输出端。在4个输入代码的十六种组合中，其中六种组合没有对应的输出端。这六组代码称为伪码，当伪码输入时，输出端均为无效电平，故二十进制译码器具有拒绝伪码的功能。第30页，共58页，编辑于2022年，星期一3.3.3显示译码器显示译码器1.数码显示器数码显示器 目前常用的数码显示器是七段字符显示器，这种数码显示器因由七段发光的线段拼合而成，故取名七段字符显示器，它包括半导体数码管及液晶显示器两种。(1)半导体数码管这种数码管的每一段均是一只发光二极管(简称LED)，由发光二极管的亮与灭来显示09这十

12、个数字，故也称半导体数码管为LED数码管或LED七段显示器。发光二极管所用的材料有砷化镓、磷化镓、磷砷化镓等。正向导通时，电子和空穴大量复合，把多余的能量以光的形式释放出来，便发出一定波长的可见光，所含磷、砷的比例不同，发出光的波长（颜色）也不同，有红、黄、绿、橙及其中间色等。第31页，共58页，编辑于2022年，星期一图3.12半导体数码管第32页，共58页，编辑于2022年，星期一LED七段显示器有共阴接法及共阳接法两类，其外形图及内部等效电路图3.12所示。七段字划a、b、c、d、e、f、g是用条形的发光二极管做成的，共阴接法的数码管是将其阴极连在一起接低电平，阳极接显示译码器的输出。共

13、阳接法的数码是将D管的阳极接在一起接电平，阴极接显示译码器的输出端。半导体数码管具有工作电压低、体积小、寿命长，响应速度快，亮度较高等优点，缺点是工作电流较大。常用的共阴显示器有、；常用的共阳接法显示器有、等。第33页，共58页，编辑于2022年，星期一（）液晶显示器（简称LCD）液晶是一种既具有液体的流动性又具有光学特性的有机化合物。它的透明度和呈现的颜色受外加电场控制，利用这一点便可做成字符显示器。LCD的发光原理是：在没有外加电场时，液晶分子按一定方向整齐排列，如图3.15(a)所示，这时入射光线大部分被反射回来，液晶为透明状。在外加电场时，液晶因电离而产生正离子，正离子在电场作用下运动

14、并撞击其他液晶分子，破坏了液晶分子的整齐排列，入射光线大部分被散射，只有少数反射回来，使液晶呈现混浊状态，显示器呈灰色，这种现象称为动态散射效应。等外加电场消失后，液晶分子又恢复到整齐排列状态。第34页，共58页，编辑于2022年，星期一图.3液晶显示器的结构及符号第35页，共58页，编辑于2022年，星期一为了使液晶分子撞击的过程不断进行，通常可在液晶显示器的两个电极间加上几十至几百赫兹的交变电压（一般是从计数器的分频电路获得的对称方波），而对交变电压的控制可用异或门来实现，如图3.14所示。当A0时，VL0，显示器不工作；当A1时，VL为幅度等于VI两倍的方波，显示器工作，呈现暗灰色。液晶

15、显示器的最大优点是功耗极低，工作电压也低，每平方厘米的功耗在1W以下，在1V以下仍能工作，因此在小型计算机及便携式仪表中得到广泛的应用。它的缺点是亮度较差（本身不会发光）、响应速度较慢。第36页，共58页，编辑于2022年，星期一图3.14用异或门驱动液晶显示器第37页，共58页，编辑于2022年，星期一2.七段显示译码器七段显示译码器图3.15七段显示译码器CT7448第38页，共58页，编辑于2022年，星期一表3.6CT7448七段显示器译码器的功能表第39页，共58页，编辑于2022年，星期一灯测试输入：当=0时，YaYg全部为1，数码管的七段同时点亮，以检查数码管各段能否正常发光，平

16、时应接高电平。灭零输入：它接受来自高位的灭零控制信号，当=1时，若A3A.A1A0=0000,只要=0,虽然输出为0，但这个零显示不出来（即所谓灭零），如果高位不要求低位灭零，零即被显示出来。灭灯输入/灭零输出/：这是一个双功能的输入/输出端，既可作输入端，又可作输出端使用。作为输入使用时，称为灭灯输入控制端，只要使该输入端为低电平,不管A3A2A1A0输入何值，数码管的各段同时熄灭。作为输出端使用时，称灭零输出端，在该片的A3A2A1A0=0000且=0,=1时，该端输出为低电平。第40页，共58页，编辑于2022年，星期一用CT7448七段显示译码器驱动一位数码显示器的电路第41页，共58

17、页，编辑于2022年，星期一有灭零控制的8位数码显示系统第42页，共58页，编辑于2022年，星期一 3.4 数据选择器数据选择器 3.4.1工作原理工作原理数据选择器（简称MUX）又称多路开关，它是一种在输入信号作用下，从一组输入数据中选出一个来的组合逻辑电路。下面以双选1的数据选择器CT74LS153为例分析其工作过程。CT74LS153的逻辑图、逻辑符号、外引线图如图3.18所示。第43页，共58页，编辑于2022年，星期一第44页，共58页，编辑于2022年，星期一第45页，共58页，编辑于2022年，星期一表达式如下（当ST=ST=0时）：Y1D10A1A0D11A1A0D12A1A

18、0+D13A1A0Y2D20A1A0D21A1A0D22A1A0+D23A1A0由式上式可知，当A1A001时，Y1D11，Y2D21，两路数据选择器分别选出D11和D21。第46页，共58页，编辑于2022年，星期一3.4.2数据选择器的应用数据选择器的应用1.功能扩展功能扩展(a)双4选1扩展为8选1的数据选择器(b)8选1扩展为16选1的数据选择器第47页，共58页，编辑于2022年，星期一2.用数据选择器设计组合逻辑电路用数据选择器设计组合逻辑电路 由前面的分析可知，具有两位地址输入的数据选择器在正常工作状态下输出与输入的逻辑关系式如下：Y=D0A1A0+D1A1A0+D2A1A0+D

19、3A1A0当将A1、A0作为输入变量，输入数据D0D3作为第三输入变量的适当状态（原变量，反变量，0和1）,即可在数据选择器的输出端产生任何形式的三变量组合逻辑函数。一般地，具有n位地址输入的数据选择器，可以产生任何形式不大于n+1的组合逻辑函数。第48页，共58页，编辑于2022年，星期一例3.3分别用CT54151产生下列逻辑函数式。解：第49页，共58页，编辑于2022年，星期一图3.20例3.2第50页，共58页，编辑于2022年，星期一3.5 数值比较器数值比较器在数字系统中，经常要求对两个数的大上进行比较，能对两个数的大小进行比较的逻辑电路称为数值比较器。3.5.1一位数值比较器一

20、位数值比较器对一位二进制数A与B的大小进行比较时，比较的结果有三种：AB；A=B；AB,A=B,AB3,则AB,若A3B3,则AB,若A3=B3,则应比较次高位中的A2,B2,方法同上，依此类推，直至比较到最低位为止。CC14585是一能对两个四位二进制数进行比较的CMOS集成电路，除此以外，CT54LS85/CT74LS85也为四位数值比较器.第54页，共58页，编辑于2022年，星期一图3.224位数值比较器CC14585第55页，共58页，编辑于2022年，星期一表3.8CC14585功能表第56页，共58页，编辑于2022年，星期一由功能表可知，当A3B3，A3=B3、A2B2，A3=

21、B3、A2=B、A1B1,A3=B3、A2=B2、A1=B1、A0B0，只要出现四种情况当中的任何一种，则AB,对应Y(AB)=0。当A3=B3,A2=B2,A1=B1,A0=B0时，Y(A=B)=1,而Y(AB)=0。当Y(AB)=1,即AB第57页，共58页，编辑于2022年，星期一本章小结本章小结由于部分组合逻辑电路在实际应用过程经常出现，为了方便用户，厂家已将其制成了标准化的中规模集成电路，本章介绍的常用中规模集成器件有编码器，译码器，数据选择器，数值比较器，加法器及二一十进制代码转换器等。本章给出了绝大多数中规模成器件的功能表（真值表），读懂真值表是分析和设计由中规模集成器件组成的组合逻辑电路的前提。大多数的中规模集成器件除了具有用来实现基本功能的输入、输出端外，为了增加使用的灵活性，也为了便于扩展功能，大部分均设置了附加的控制端，利用这些控制端既可控制电路的工作状态，又可以作为输出信号的选通输入端，还可作为输入信号的一个输入端以扩展电路的功能，熟记这些附加控制端的功能及对应的控制信号的性质，对于实际应用这些中规模集成器件非常重要。第58页，共58页，编辑于2022年，星期一