第5章输入输出与存储器扩展PPT讲稿.ppt

《第5章输入输出与存储器扩展PPT讲稿.ppt》由会员分享，可在线阅读，更多相关《第5章输入输出与存储器扩展PPT讲稿.ppt（31页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、第第5章输入输出与存章输入输出与存储器扩展储器扩展第1页，共31页，编辑于2022年，星期一5.1 I/O 概述概述 5.1.1 I/O 接口电路的作用 5.1.3 编址方式：独立编址与统一编址 MCS-51单片机 1.片内 RAM与I/O端口统一编址 2.片外 RAM与I/O端口统一编址 3.程序存储器（RAM）与 数据存储器 独立编址 4.内部数据存储器与外部数据存储器 独立编址第2页，共31页，编辑于2022年，星期一5.1.4 单片机最小应用系统及三总线 1.片内带程序存储器的最小应用系统(1)系统有大量的I/O线可供用户使用:P0、P1、P2、P3四个口都可以作为I/O口使用。(2)

2、内部存储器的容量有限,只有128 B的RAM和4 KB的程序存储器。2.片内无程序存储器的最小应用系统 片内无程序存储器的芯片构成最小应用系统时,必须在片外扩展程序存储器。由于一般用作程序存储器的EPROM芯片不能锁存地址,故扩展时还应加1个锁存器,构成一个3片最小系统第3页，共31页，编辑于2022年，星期一 图51 MCS51系列最小化系统 第4页，共31页，编辑于2022年，星期一3.单片机的3总线结构形式 第5页，共31页，编辑于2022年，星期一5.3 存储器的扩展存储器的扩展 5.3.1 存储器扩展概述 MCS-51系列单片机具有64 KB的程序存储器空间和64 KB的外部数据存储

3、器空间。存储器扩展的核核心心问问题题是是存存储储器器的的编编址址问问题题。所谓编址就是给存储单元分配地址。由于存储器通常由多片芯片组成,为此存储器的编址分为两个层次:即存储器芯片的选择和存储器芯片内部存储单元的选择芯片的选择和存储器芯片内部存储单元的选择。第6页，共31页，编辑于2022年，星期一 存储器芯片的选择有两种方法:线选法和译码法。1.线选法线选法 所谓线选法,就是直接以系统的地址线作为存储器芯片的片选信号,为此只需把用到的地址线与存储器芯片的片选端直接相连即可。2.译码法译码法 所谓译码法就是使用地址译码器对系统的片外地址进行译码,以其译码输出作为存储器芯片的片选信号。第7页，共3

4、1页，编辑于2022年，星期一 译码法又分为完全译码和部分译码两种。(1)完全译码完全译码。地址译码器使用了全部地址线，地址与存储单元一一对应，也就是1个存储单元只占用1个唯一的地址。(2)部分译码部分译码。地址译码器仅使用了部分地址线，地址与存储单元不是一一对应，而是1个存储单元占用了几个地址。1根地址线不接，一个单元占用2个地址；2根地址线不接，一个单元占用4个地址；3根地址线不接，则占用8个地址，依此类推。第8页，共31页，编辑于2022年，星期一 在设计地址译码器电路时，如果采用地址译码关系图的话，将会带来很大的方便。所谓地地址址译译码码关关系系图图，就是一种用简单的符号来表示全部地址

5、译码关系的示意图。例如：A15A14A13A12A11A10A9A8A7A6A5A4A3A2A1A0.0100XXXXXXXXXXX第9页，共31页，编辑于2022年，星期一 从地址译码关系图上可以看出以下几点：属完全译码还是部分译码；片内译码线和片外译码线各有多少根；所占用的全部地址范围为多少。例如在上面的关系图中，有1个“”(A15不接)，表示为部分译码，每个单元占用2个地址。片内译码线有11根(A100),片外译码线有4根。其所占用的地址范围如下：当A15为0时，所占用地址为00100000000000000010011111111111，即2000H27FFH。当A15为1时，所占用地

6、址为10100000000000001010011111111111,即A000HA7FFH。共占用了两组地址，这两组地址在使用中同样有效。第10页，共31页，编辑于2022年，星期一 5.3.2 程序存储器的扩展 1.只读存储器简介 在单片机8032系统中，随机存取存储器(RAM)用于存放数据；只读存储器(ROM)用于存放程序。2.EPROM2 764简介 1)2764的引脚 芯片为双列直插式28引脚,容量为8K8位,其管脚如下图所示。第11页，共31页，编辑于2022年，星期一图58 EPROM 2764引脚图 第12页，共31页，编辑于2022年，星期一 3.程序存储器扩展举例 现分3种

7、情况说明程序存储器的扩展方法。(1)不用片外译码的单片程序存储器的扩展。例1:试用EPROM2764构成8031的最小系统。解:电路连接如图5-12所示 将2764按三总线连接，关键是地址译码。片内地址线超过8条,故地址译码的核心问题是高8位地址线及片选信号的连接。第13页，共31页，编辑于2022年，星期一图512 2764与8031的连接图 第14页，共31页，编辑于2022年，星期一 (2)采用线选法的多片程序存储器的扩展。例2:在图513所示的连接图中,使用了两片2764,一共构成了8 K2=16 K的有效地址。采用线选法编址,P2.7(A15)作为片选信号：当P2.7=0 时,选中左

8、边1片2764,其地址范围为0000H1FFFH;当P2.7=1 时,选中右边1片 2764,其地址范围为8000H9FFFH。这是部分译码,有2根地址线未接,1个单元要占用22=4个地址号。以上只是4组地址中的1组。若需地址连续的话,可取如下1组地址:6000H 7FFFH 和8000H9FFFH。第15页，共31页，编辑于2022年，星期一图513 两片程序存储器扩展连接图 第16页，共31页，编辑于2022年，星期一 (3)采用地址译码器的多片程序存储器的扩展。例3:要求用2764芯片扩展 8031 的片外程序存储器空间,分配的地址范围为 0000H3FFFH。解：本例采用完全译码的方法

9、,即所有地址线全部连接,每个单元只占用唯一的1个地址。确定芯片数:芯片数=(末地址-首地址)+1 芯片字节数=(3FFFH-0000H)+12000H=4000H 2000H=2(片)第17页，共31页，编辑于2022年，星期一 分配地址范围:第1片所占用的地址范围为:0000000000000000B ,0000H 00011111111111111B ,1FFFH第2片所占用的地址范围为:0010000000000000 B,2000H 0011111111111111 B,3FFFH 第18页，共31页，编辑于2022年，星期一 画出地址译码关系图:第1片 000XXXXXXXXXXXX

10、XP2.7 P2.6 P2.5 P2.4 。P2.0 P0.7 。P0.0(A15)(A14)(A13)(A12)。(A8)(A7)。(A0)001XXXXXXXXXXXXX 第2片 第19页，共31页，编辑于2022年，星期一图514 74LS138译码器连接图 设计译码电路:第20页，共31页，编辑于2022年，星期一 画出存储器扩展连接图:该连接图如图515所示。图中3-8译码器74LS138只用了两个译码输出端,如果需要的话,还可利用其余6个译码输出端。第21页，共31页，编辑于2022年，星期一图515 采用地址译码器扩展程序存储器的连接图 第22页，共31页，编辑于2022年，星期

11、一 例4：图514中38译码器74LS138的译码输出端 和 所对应的地址范围各为多少?解：对 于 来 说，其 地 址 变 化 范 围 为10000000000000001001111111111111,即8000H9FFFH。对 于 来 说，其 地 址 变 化 范 围 为10100000000000001011111111111111,即A000HBFFFH。第23页，共31页，编辑于2022年，星期一 5.3.3 数据存储器的扩展 1.数据存储器概述 数据存储器即RAM 2.静态RAM6264简介 6264是8 K8位的静态数据存储器芯片,为28 引脚双列直插式封装,其引脚图如图516所示

12、。第24页，共31页，编辑于2022年，星期一 图516 RAM 6264引脚图 第25页，共31页，编辑于2022年，星期一 3.数据存储器扩展举例 数据存储器的扩展与程序存储器的扩展相类似,用 /RD和/WR 信号,且直接与数据存储器的/OE端和 /WE端相连。图517为外扩1片6264的连接图。采用线选法，将片选信号CE1与P2.7相连，片选信号CE2与P2.6相连。其地址译码关系为：01XXXX XXXXXXXXXA15A14A13A12A11A10 A0 所占用的地址为：第1组 4000H5FFFH(A13=0)第2组 6000H7FFFH(A13=1)第26页，共31页，编辑于20

13、22年，星期一图517 一片6264 RAM与单片机的连接第27页，共31页，编辑于2022年，星期一5.4 I/O口的扩展口的扩展 因为在单片机本身的I/O口电路中,只有数据锁存和缓冲功能,而没有状态寄存和命令寄存功能,因此难以满足复杂的I/O操作要求。此外,虽然单片机有4个8位并行双向I/O口,但在实际应用中,这些口往往不能满足I/O操作的需求。第28页，共31页，编辑于2022年，星期一 5.4.1 简单I/O接口的扩展 在实际应用中经常会遇到开关量、数字量的输入输出,如开关、键盘、数码显示器等外设,主机可以随时与这些外设进行信息交换。在这种情况下,只要按照“输入三态,输出锁存”与总线相

14、连的原则,选择74LS系列的TTL或MOS电路即能组成简单的I/O 扩展接口。例如,采用8位三态缓冲器74LS244组成输入口,采用8D锁存器74LS273、74LS373、74LS377等组成输出口。第29页，共31页，编辑于2022年，星期一 图520所示为1种简单的 I/O口连接方法,图中P2.0和P2.1经与 、组合后分别作为输入口和输出口的片选及锁存信号。74LS273的锁存时钟CP端为正跳变锁存。输入输出口相应的地址号为:输入口:1 0 B=0200H 输出口:0 1 B=0100H (这是当 全部取0时的一组地址)此时CPU与外设交换信息所采用的指令为:输入操作:MOV DPTR,0200H MOVX A,DPTR 输出操作:MOV DPTR,0100H MOVX DPTR,A第30页，共31页，编辑于2022年，星期一图520 简单的输入输出接口 第31页，共31页，编辑于2022年，星期一