第二章门电路PPT讲稿.ppt

《第二章门电路PPT讲稿.ppt》由会员分享，可在线阅读，更多相关《第二章门电路PPT讲稿.ppt（57页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、第二章门电路第1页，共57页，编辑于2022年，星期二学习要点：学习要点：半导体二极管和三极管（包括双极型和MOS型）的开关特性 分立元件门电路的基本工作原理。CMOS电路的外特性及其应用TTL电路的外特性及其应用第二章第二章第二章第二章 门电路门电路门电路门电路第2页，共57页，编辑于2022年，星期二获得高、低电平的基本方法：利用半导体开关元件的导通、截止（即开、关）两种工作状态。逻辑1和0：电子电路中用高、低电平来表示。逻辑门电路：用以实现基本和常用逻辑运算的电子电路。简称门电路。基本和常用门电路有与门、或门、非门（反相器）、与非门、或非门、与或非门和异或门等。概述概述第3页，共57页，

2、编辑于2022年，星期二uououi0V时，二极管截止，如同开关断开，uo0V。ui5V时，二极管导通，如同0.7V的电压源，uo4.3V。二极管的反向恢复时间限制了二极管的开关速度。2.1.1、半导体二极管的开关特性半导体二极管的开关特性2.1 2.1 半导体二极管、三极管半导体二极管、三极管和和MOSMOS管的开关特性管的开关特性第4页，共57页，编辑于2022年，星期二ui=0.3V时，因为uBE0.5V，iB=0，三极管工作在截止状态，ic=0。因为ic=0，所以输出电压：ui=1V时，三极管导通，基极电流：因为0iBIBS，三极管工作在饱和状态。输出电压：uoUCES0.3V2.1.

3、2、半导体三极管的开关特性半导体三极管的开关特性例：例：第5页，共57页，编辑于2022年，星期二RbRc+VCCbce截止状态饱和状态iBIBSui=UIL0.5Vuo=+VCCui=UIHuo=0.3VRbRc+VCCbce0.7V0.3V当输入为低电平时，三极管工作在截止区，输出为高电平当输入为高电平时，三极管工作在饱和区，输出为低电平第6页，共57页，编辑于2022年，星期二工作原理电路uiuoGDSRD+VDDGDSRD+VDDGDSRD+VDD截止状态uiUTuo02.1.3 MOS管的开关特性管的开关特性当输入为低电平时，MOS管工作在截止区，输出为高电平当输入为高电平时，MOS

4、管工作在可变电阻区，输出为低电平第7页，共57页，编辑于2022年，星期二2.2.1 二极管与门和或门二极管与门和或门Y=AB2.2 2.2 分立元器件门电路分立元器件门电路一、一、二极管与门二极管与门uA/VuB/VuY/V000.7050.7500.7555ABY000010100111电压关系表逻辑真值表第8页，共57页，编辑于2022年，星期二Y=A+B二、二、二极管或门二极管或门电压关系表uA/VuB/VuY/V000054.3504.3554.3逻辑真值表ABY000011101111第9页，共57页，编辑于2022年，星期二uA0V时，三极管截止，iB0，iC0，输出电压uYVC

5、C5VuA5V时，三极管导通。基极电流为：iBIBS，三极管工作在饱和状态。输出电压uYUCES0.3V。三极管临界饱和时的基极电流为：2.2.2 三极管非门三极管非门电压关系表逻辑真值表一、半导体三一、半导体三极极管非门管非门第10页，共57页，编辑于2022年，星期二当uA0V时，由于uGSuA0V，小于开启电压UT，所以MOS管截止。输出电压为uYVDD10V。当uA10V时，由于uGSuA10V，大于开启电压UT，所以MOS管导通，且工作在可变电阻区，导通电阻很小，只有几百欧姆。输出电压为uY0V。二、二、MOSMOS三三极极管非门管非门电压关系表逻辑真值表第11页，共57页，编辑于2

6、022年，星期二2.3.1 CMOS反相器反相器（1）uA0V时，TN截止，TP导通。输出电压uYVDD10V。（2）uA10V时，TN导通，TP截止。输出电压uY0V。2.3 COMS2.3 COMS集成门电路集成门电路一、一、结构及结构及原理原理第12页，共57页，编辑于2022年，星期二二、二、静态特性静态特性1、输入特性：、输入特性：反映iI=f(uI)的曲线，叫做输入伏安特性曲线简称为输入特性 CMOS反相器的输入特性所反映的实际是输入保护网络的特性输入特性曲线输入保护电路第13页，共57页，编辑于2022年，星期二2、输出特性：、输出特性：反映uO=f(iO)的曲线，叫做输出伏安特

7、性曲线简称为输出特性低电平输出特性输出低电平随输输出低电平随输出低电平电流的出低电平电流的增加而升高增加而升高高电平输出特性输出高电平随输出输出高电平随输出高电平电流的增加高电平电流的增加而降低而降低第14页，共57页，编辑于2022年，星期二3、电压传输特性：、电压传输特性：反映uO=f(uI)的曲线，叫做 电压传输特性电流传输特性：电流传输特性：反映iD=f(uI)的曲线，叫做 电流传输特性噪声容限噪声容限UN：指uO为规定值时，允许uI波动的范围第15页，共57页，编辑于2022年，星期二 交流噪声容限交流噪声容限的大小与噪声持的大小与噪声持续时间及电源电续时间及电源电压等因素有关压等因

8、素有关三、三、动态特性动态特性传输延迟时间tPHL、tPLH及tpd输出端状态转换时间tTHL及tTLH交流噪声容限第16页，共57页，编辑于2022年，星期二瞬时导通瞬时导通瞬时导通瞬时导通电流平均电流平均电流平均电流平均值值值值I ITANTAN对负载电容的充、对负载电容的充、对负载电容的充、对负载电容的充、放电流放电流放电流放电流瞬时导通功耗：瞬时导通功耗：瞬时导通功耗：瞬时导通功耗：P PT T=V=VDDDD I ITANTAN充放电平均功耗：充放电平均功耗：充放电平均功耗：充放电平均功耗：P PC C=C=CL LfVfV2 2DDDD总的动态功耗总的动态功耗PD=PT+PC CM

9、OS反相器工作时的全部功耗反相器工作时的全部功耗PTOT应等于动态功耗应等于动态功耗PD和静态功耗和静态功耗PS之和之和动态功耗：由瞬时导通电流及对负载电容的充放电流引起的功耗由瞬时导通电流及对负载电容的充放电流引起的功耗由瞬时导通电流及对负载电容的充放电流引起的功耗由瞬时导通电流及对负载电容的充放电流引起的功耗第17页，共57页，编辑于2022年，星期二A、B当中有一个或全为低电平时，TN1、TN2中有一个或全部截止，TP1、TP2中有一个或全部导通，输出Y为高电平。只有当输入A、B全为高电平时，TN1和TN2才会都导通，TP1和TP2才会都截止，输出Y才会为低电平。2.3.2 CMOS与非

10、门、或非门、与门和或门与非门、或非门、与门和或门CMOS与非门第18页，共57页，编辑于2022年，星期二CMOS或非门只要输入A、B当中有一个或全为高电平，TP1、TP2中有一个或全部截止，TN1、TN2中有一个或全部导通，输出Y为低电平。只有当A、B全为低电平时，TP1和TP2才会都导通，TN1和TN2才会都截止，输出Y才会为高电平。第19页，共57页，编辑于2022年，星期二与门Y=AB=AB或门Y=A+B=A+BCMOS与或非门2.3.3 CMOS与或非门和异或门与或非门和异或门第20页，共57页，编辑于2022年，星期二CMOS异或门第21页，共57页，编辑于2022年，星期二（1）

11、CMOS 传输门C0、，即C端为低电平（0V）、端为高电平（VDD）时，TN和TP都不具备开启条件而截止，输入和输出之间相当于开关断开一样。C1、，即C端为高电平（VDD）、端为低电平（0V）时，TN和TP都具备了导通条件，输入和输出之间相当于开关接通一样，uoui。2.3.4 CMOS传输门、三态门和漏极开路门传输门、三态门和漏极开路门第22页，共57页，编辑于2022年，星期二（2）CMOS TSL门E=1时，TP2、TN2均截止，Y与地和电源都断开了，输出端呈现为高阻态。E=0时，TP2、TN2均导通，TP1、TN1构成反相器。可见电路的输出有高阻态、高电平和低电平3种状态，是一种三态门

12、。第23页，共57页，编辑于2022年，星期二（3）CMOS OD门输出MOS管的漏极是开路的，工作时必须外接电源VDD和电阻。可以实现线于功能，即可以把几个OD门的输出端，用导线连接起来实现与运算。可以用来实现逻辑电平变换带负载能力强。第24页，共57页，编辑于2022年，星期二4、CMOS 改进系列（1）高速CMOS 系列（74HC/54HC）（2）Bi-CMOS系列BiBiCMOSCMOS反相器反相器反相器反相器从工艺上作了改进从工艺上作了改进从工艺上作了改进从工艺上作了改进兼有兼有兼有兼有CMOSCMOS电路的低功耗和电路的低功耗和电路的低功耗和电路的低功耗和双极型电路低输出内阻的优双

13、极型电路低输出内阻的优双极型电路低输出内阻的优双极型电路低输出内阻的优点点点点 输入为高电平时，T3、T2 和T6导通，T1、T4和T5截止，输出为低电平 输入为低电平时，T1、T4和T5 导通，T3、T2 和T6截止，输出为高电平第25页，共57页，编辑于2022年，星期二BiBiCMOSCMOS与非门与非门与非门与非门BiBiCMOSCMOS或非门或非门或非门或非门第26页，共57页，编辑于2022年，星期二（1）CMOS电路的工作速度比TTL电路的低。（2）CMOS带负载的能力比TTL电路强。（3）CMOS电路的电源电压允许范围较大，约在318V，抗干扰能力比TTL电路强。（4）CMOS

14、电路的功耗比TTL电路小得多。门电路的功耗只有几个W，中规模集成电路的功耗也不会超过100W。（5）CMOS集成电路的集成度比TTL电路高。（6）CMOS电路适合于特殊环境下工作。（7）CMOS电路容易受静电感应而击穿，在使用和存放时应注意静电屏蔽，焊接时电烙铁应接地良好，尤其是CMOS电路多余不用的输入端不能悬空，应根据需要接地或接高电平。CMOS数字电路的特点2.3.5 CMOSCMOS数字电路的特点及使用时的注意事项数字电路的特点及使用时的注意事项第27页，共57页，编辑于2022年，星期二（1）VDD加接电源的正极，VSS接电源负极(通常接地)，电源绝对不允许反接。CC4000系列的电

15、源电压允许在+3+18V范围内选择。实验一般要求为+5V电源。工作在不同电压下器件，其输出阻抗、工作速度和功耗等参数也会不同，在设计使用中应引起注意。（2）对器件的输入信号，要求其电压范围VSS Vi VDD。（3）所有输入端一律不准悬空。输入端悬空不仅会造成逻辑混乱，且会导致器件损坏。如果安装在电路板上的器件输入端有可能出现悬空时(例如，在印刷电路板从插座上拔下后)，必须在电路板的输入端加接限流电阻RP，和保护电阻R（图可以参考阎石主编的数字电子技术P113）。RP阻值选取通常使输入电流不超过lmA。故RP=VDD/lmA。当VDD=+5V时，RP 5.1k。RP一般取l00k1M。CMOS

16、电路使用规则 第28页，共57页，编辑于2022年，星期二 CMOS电路具有很高的输入阻抗，致使器件易受外界干扰、冲击和静电击穿。因此，通常在器件内部输入端接有二极管保护电路（图可以参考阎石主编的数字电子技术P113，其中R1.52.5k)。输入保护网络的引入，器件输入阻抗有一定的下降，但仍能达到108以上。但是，保护电路吸收的瞬变能量有限。太大的瞬变信号和过高的静电电压将使保护电路失去作用，因此，在使用与存放时应特别注意。(4)不使用的输入端应按照逻辑要求直接接VDD或VSS，在工作速度不高的电路中，允许输入端并联使用。(5)输出端不允许直接与VDD或VSS连接，否则会导致器件损坏。除三态输

17、出器件外，不允许两个器件输出端连接使用。为了增加驱动能力，允许把同一芯片上电路并联使用，此时器件的输入端与输出端均对应相连。第29页，共57页，编辑于2022年，星期二(6)在安装电路、改变电路连线或插拔电路器件时，必须切断电源。严禁带电操作。(7)焊接、测试和储存时的注意事项电路应存放在导电的容器内。焊接时必须将电路板的电源切断，电烙铁外壳须有良好接地，必要时可以拔下烙铁电源，利用余热进行焊接。所有测试仪器外壳必须良好接地。若信号源与电路板使用两组电源供电，开机时，先接通电路板电源，再接通信号源电源，关机时，先断开信号源电路，再断开电路板电源。第30页，共57页，编辑于2022年，星期二2.

18、4.12.4.1 TTLTTL反相器反相器一、结构及一、结构及工作原理工作原理2.4 TTL2.4 TTL集成门电路集成门电路结构结构第31页，共57页，编辑于2022年，星期二0.3V1.0V3.6VT2，T5截止输入端输入低电平输入端输入低电平T4，D3导通原理原理第32页，共57页，编辑于2022年，星期二2.1VT2饱和T5深度饱和0.7V1.0VD3，T4截止0.3V输入端输入高电平输入端输入高电平3.6V第33页，共57页，编辑于2022年，星期二功能表功能表真值表真值表逻辑表达式逻辑表达式输入输入为为为为低，输出为高；低，输出为高；输入输入为为为为高，输出为低。高，输出为低。第3

19、4页，共57页，编辑于2022年，星期二TTLTTL反相器的反相器的反相器的反相器的输入端输入端输入端输入端等效电路等效电路等效电路等效电路TTLTTL反相器的反相器的反相器的反相器的输入特性输入特性输入特性输入特性输入低电平电流IIL输入高电平电流IIH输入特性输入特性 一般输入低电平电流约为-1mA，输入端的高电平电流在40A以下。输入短路电流IIS是输入电压为0时的输入电流。在数值上略大于低电平输入电流IIL，但在近似分析时常用IIS代替IIL。二、静态特性二、静态特性第35页，共57页，编辑于2022年，星期二 接入输入端负载电阻会使输入低电平增加,开门电阻2.5k,，关门电阻0.7k

20、输入端负载特性：输入端负载特性：反映接在反相器输入端电阻R两端的电压和R阻值之间关系的曲线输入端经电阻接地时的等效电路输入端经电阻接地时的等效电路输入端经电阻接地时的等效电路输入端经电阻接地时的等效电路TTLTTL反相器反相器反相器反相器输入端负载特性输入端负载特性输入端负载特性输入端负载特性第36页，共57页，编辑于2022年，星期二 反相器高电平输出等效电路反相器高电平输出等效电路反相器高电平输出等效电路反相器高电平输出等效电路TTLTTL反相器的高电平输出特性反相器的高电平输出特性反相器的高电平输出特性反相器的高电平输出特性 随着负载增多，输出电流增大。输出高电平降低，功耗增大。一般要求

21、IOH0.4mA输出特性输出特性高高高高电电电电平平平平输输输输出出出出特特特特性性性性第37页，共57页，编辑于2022年，星期二 反相器低电平输出等效电路反相器低电平输出等效电路反相器低电平输出等效电路反相器低电平输出等效电路TTLTTL反相器的反相器的反相器的反相器的低低低低电平输出特性电平输出特性电平输出特性电平输出特性 随着负载增多，输出电流增大。输出低电平升高。在要求VOL0.2V时，IOL16mA。低低低低电平输出特性电平输出特性电平输出特性电平输出特性第38页，共57页，编辑于2022年，星期二电压传输特性电压传输特性输出高电平VOH典型值：3.6VV OH(min）=2.4V

22、输出低电平VOL典型值：0.3VVOL(max）=0.4V：输入高电平VIHV IH(min)=VON=2.0V输入低电平VIL开门电平VON保证输出为低电平的最小输入高电平VIL(max)=VOFF=0.8V关门电平VOFF保证输出为高电平的最大输入低电平 第39页，共57页，编辑于2022年，星期二 VNH=VOH(min)VON VNL=VOFF VOL(max)应用：输入端噪声容限输入端噪声容限：在保证输出高、低电平变化的大小不超过允许限度的条件下，输入电平允许的波动范围V OH(min）=2.4V例：74系列门电路的标准参数为VOL(max）=0.4VV IH(min)=VON=2.

23、0VVIL(max)=VOFF=0.8V所以输入高低电平允许的波动范围为：VNH=VOH(min）VON =2.4 2.0=0.4V VNL=VOFF VOL(max）=0.8 0.4=0.4V第40页，共57页，编辑于2022年，星期二1、平均传输延迟时间tPdtPHL输出由高电平 变为低电平时的延迟时间tPLH输出由低电平 变为高电平时的延迟时间tPd=(tPHL+tPLH)/2三、三、TTL反相器的动态特性反相器的动态特性2、交流噪声容限：是指门电路对窄脉冲的噪声容限。交流噪声容限高与直流噪声容限。对TTL门电路当输入脉冲宽度达到微妙数量级时，应将输入信号按直流处理第41页，共57页，编

24、辑于2022年，星期二3、功耗PCC=VCCICC静态电流ICC在输出电平不同时大小不同ICCL：输出为低电平时电源电流ICCH输出为高电平时电源电流 空载导通功耗PON输出为低电平时的功耗：PON=VCCICCL空载截止功耗POFF输出为高电平时的功耗：POFF=VCCICCHPON POFF第42页，共57页，编辑于2022年，星期二动态电源尖峰电流电源尖峰电流ICCM 电源电流平均值的计算：第43页，共57页，编辑于2022年，星期二A=0或B=0时，T2、T5截止，T3、T4导通，Y=1。A和B都为1时，T2、T5导通，T3、T4截止，Y=0。TTL与非门2.4.22.4.2 TTLT

25、TL与非门、或非门、与与非门、或非门、与或非门、与门、或门及异或门或非门、与门、或门及异或门第44页，共57页，编辑于2022年，星期二74LS00内含4个2输入与非门，74LS20内含2个4输入与非门。第45页，共57页，编辑于2022年，星期二A、B中只要有一个为1，即高电平，如A1，则iB1就会经过T1集电结流入T2基极，使T2、T5饱和导通，输出为低电平，即Y0。AB0时，iB1、iB1均分别流入T1、T1发射极，使T2、T2、T5均截止，T3、T4导通，输出为高电平，即Y1。TTL或非门第46页，共57页，编辑于2022年，星期二A和B都为高电平（T2导通）、或C和D都为高电平（T2

26、导通）时，T5饱和导通、T4截止，输出Y=0。A和B不全为高电平、并且C和D也不全为高电平（T2和T2同时截止）时，T5截止、T4饱和导通，输出Y=1。TTL与或非门第47页，共57页，编辑于2022年，星期二？2.4.32.4.3 TTL OCTTL OC门及门及TSTS门门第48页，共57页，编辑于2022年，星期二问题的提出：为解决一般TTL与非门不能线与而设计的。A、B不全为1时，uB1=1V，T2、T3截止，Y=1。接入外接电阻R后：A、B全为1时，uB1=2.1V，T2、T3饱和导通，Y=0。（1）OC门第49页，共57页，编辑于2022年，星期二OC门负载电阻的计算方法输出为高电

27、平时输出为低电平时注意：这里m为负载输入管脚的总数，m为负载门的个数第50页，共57页，编辑于2022年，星期二例：OC门负载电阻的计算图中G1、G2为OC门，输出管截止时的漏电流为IOH=200A，输出管导通时允许的最大负载电流为ILM=16mA。G3、G4和G5均为74系列与非门，它们的低电平输入电流为IIL=1mA，高电平输入电流为IIH=40A。VCC=5V，要求OC门输出的高电平VOH3.0V，低电平VOL 0.4V。选定合适的负载电阻。解：OC门的个数n=2，负载门的输入端m=9，负载门个数为m=3可选2k或者1k的负载电阻第51页，共57页，编辑于2022年，星期二E0时，二极管

28、D导通，T1基极和T3基极均被钳制在低电平，因而T2T5均截止，输出端开路，电路处于高阻状态。结论：电路的输出有高阻态、高电平和低电平3种状态。E1时，二极管D截止，TSL门的输出状态完全取决于输入信号A的状态，电路输出与输入的逻辑关系和一般反相器相同，即：Y=A，A0时Y1，为高电平；A1时Y0，为低电平。（2）TS门第52页，共57页，编辑于2022年，星期二TSL门的应用：构成数据总线：让各门的控制端轮流处于低电平，即任何时刻只让一个TSL门处于工作状态，而其余TSL门均处于高阻状态，这样总线就会轮流接受各TSL门的输出。作多路开关：信号双向传输第53页，共57页，编辑于2022年，星期

29、二（1）电源电压VCC=+5V10%。超过这个范围将损坏器件或功能不正常。TTL电路存在电源尖峰电流，必须重视电路的滤波。要求除了在电源输入端接有50f电容的低频滤波外，每隔5-10个集成电路，还应接入一个0.010.lf的高频滤波电容。在使用中规模以上集成电路时和在高速电路中，还应适当增加高频滤波。(2)不使用的输入端处理办法(以与非门电路为例)若电源电压不超过5.5V，可以直接接入VCC，也可以串入一只110k的电阻，或者接2.45V的固定电压。若前级驱动器能力允许，可以与使用的输入端并联使用。1、TTL电路的使用规则2.4.42.4.4 注意事项注意事项第54页，共57页，编辑于2022

30、年，星期二悬空，相当于逻辑“1”，但是输入端容易受干扰，破坏电路功能。对于接有长线的输入端、中规模以上的集成电路和使用集成电路较多的复杂电路，所有控制输入端必须按逻辑要求可靠地接入电路，不允许悬空。对于不使用的与非门，为了降低整个电路功耗，应把其中1个输入端接地。(3)TTL电路输入端通过电阻接地，电阻R值的大小直接影响电路所处的状态。当R680时，输入端相当于逻辑“0”；当Rl0k时，输入端相当于逻辑“1”。对于不同系列的器件，要求的阻值不同。(4)TTL电路(除集电极开路输出电路和三态输出电路外)的输出端不允许并联使用。否则，不仅会使电路逻辑混乱，并且会导致器件损坏。(5)输出端不允许直接

31、与+5V电源或地连接，否则会导致器件损坏。第55页，共57页，编辑于2022年，星期二2、使用集成电路时的注意事项（1）对于各种集成电路，使用时一定要在推荐的工作条件范围内，否则将导致性能下降或损坏器件。（2）数字集成电路中多余的输入端在不改变逻辑关系的前提下可以并联起来使用，也可根据逻辑关系的要求接地或接高电平。TTL电路多余的输入端悬空表示输入为高电平；但CMOS电路，多余的输入端不允许悬空，否则电路将不能正常工作。（3）TTL电路和CMOS电路之间一般不能直接连接，而需利用接口电路进行电平转换或电流变换才可进行连接，使前级器件的输出电平及电流满足后级器件对输入电平及电流的要求，并不得对器

32、件造成损害。第56页，共57页，编辑于2022年，星期二利用半导体器件的开关特性，可以构成与门、或门、利用半导体器件的开关特性，可以构成与门、或门、非门、与非门、或非门、与或非门、异或门等各种逻辑门非门、与非门、或非门、与或非门、异或门等各种逻辑门电路，也可以构成在电路结构和特性两方面都别具特色的电路，也可以构成在电路结构和特性两方面都别具特色的三态门、三态门、OCOC门、门、ODOD门和传输门。门和传输门。随着集成电路技术的飞随着集成电路技术的飞速发展，分立元件的数字电路已被集成电路所取代。速发展，分立元件的数字电路已被集成电路所取代。TTLTTL电路的优点是开关速度较高，抗干扰能力较强，带电路的优点是开关速度较高，抗干扰能力较强，带负载的能力也比较强，缺点是功耗较大。负载的能力也比较强，缺点是功耗较大。CMOSCMOS电路具有电路具有制造工艺简单、功耗小、输入阻抗高、集成度高、电源电制造工艺简单、功耗小、输入阻抗高、集成度高、电源电压范围宽等优点，其主要缺点是工作速度稍低，但随着集压范围宽等优点，其主要缺点是工作速度稍低，但随着集成工艺的不断改进，成工艺的不断改进，CMOSCMOS电路的工作速度已有了大幅度的电路的工作速度已有了大幅度的提高。提高。本节小结第57页，共57页，编辑于2022年，星期二