计算机组成原理八精选文档.ppt
《计算机组成原理八精选文档.ppt》由会员分享,可在线阅读,更多相关《计算机组成原理八精选文档.ppt(48页珍藏版)》请在淘文阁 - 分享文档赚钱的网站上搜索。
1、计算机组成原理课件八本讲稿第一页,共四十八页 2.存储器与存储器与 CPU 的连接的连接(1)地址线的连接地址线的连接(2)数据线的连接数据线的连接(3)读读/写命令线的连接写命令线的连接(4)片选线的连接片选线的连接(5)合理选择存储芯片合理选择存储芯片(6)其他其他 时序、负载时序、负载4.2本讲稿第二页,共四十八页例例4.1 解解:(1)写出对应的二进制地址码写出对应的二进制地址码(2)确定芯片的数量及类型确定芯片的数量及类型0 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0A15A14A13 A11 A10 A7 A4 A3 A00 1 1 0 0 1 1 1 1 1 1
2、1 1 1 1 10 1 1 0 1 0 0 0 0 0 0 0 0 0 0 00 1 1 0 1 0 1 1 1 1 1 1 1 1 1 12K8位位1K8位位RAM2片片1K4位位ROM1片片 2K8位位4.2本讲稿第三页,共四十八页(3)分配地址线分配地址线A10 A0 接接 2K 8位位 ROM 的地址线的地址线A9 A0 接接 1K 4位位 RAM 的地址线的地址线(4)确定片选信号确定片选信号C B A0 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0A15 A13 A11 A10 A7 A4 A3 A00 1 1 0 0 1 1 1 1 1 1 1 1 1 1 10
3、1 1 0 1 0 0 0 0 0 0 0 0 0 0 00 1 1 0 1 0 1 1 1 1 1 1 1 1 1 12K 8位位1片片 ROM1K 4位位2片片RAM4.2本讲稿第四页,共四十八页 2K 8位位 ROM 1K 4位位 RAM1K 4位位 RAM&PD/ProgrY5Y4G1CBAG2BG2AMREQA14A15A13A12A11A10A9A0D7D4D3D0WR例例 4.1 CPU 与存储器的连接图与存储器的连接图4.2本讲稿第五页,共四十八页(1)写出对应的二进制地址码写出对应的二进制地址码例例4.2 假设同前,要求最小假设同前,要求最小 4K为系统为系统 程序区,相邻程
4、序区,相邻 8K为用户程序区。为用户程序区。(2)确定芯片的数量及类型确定芯片的数量及类型(3)分配地址线分配地址线(4)确定片选信号确定片选信号1片片 4K 8位位 ROM 2片片 4K 8位位 RAMA11 A0 接接 ROM 和和 RAM 的地址线的地址线4.2本讲稿第六页,共四十八页例例 4.3 设设 CPU 有有 20 根地址线,根地址线,8 根数据线。根数据线。并用并用 IO/M 作访存控制信号。作访存控制信号。RD 为读命令,为读命令,WR 为写命令。现有为写命令。现有 2764 EPROM(8K 8位位),外特性如下:外特性如下:用用 138 译码器及其他门电路(门电路自定)画
5、出译码器及其他门电路(门电路自定)画出 CPU和和 2764 的连接图。要求地址为的连接图。要求地址为 F0000HFFFFFH,并并写出每片写出每片 2764 的地址范围。的地址范围。4.2D7D0CEOECE片选信号片选信号OE允许输出允许输出PGM可编程端可编程端PGMA0A12本讲稿第七页,共四十八页六、存储器的校验六、存储器的校验编码的纠错编码的纠错、检错能力与编码的最小距离有关、检错能力与编码的最小距离有关L 编码的最小距离编码的最小距离D 检测错误的位数检测错误的位数C 纠正错误的位数纠正错误的位数汉明码是具有一位纠错能力的编码汉明码是具有一位纠错能力的编码4.2L 1=D+C(
6、DC)1.编码的最小距离编码的最小距离任意两组合法代码之间任意两组合法代码之间 二进制位数二进制位数 的的 最少差异最少差异L=3 具有具有 一位一位 纠错能力纠错能力本讲稿第八页,共四十八页汉明码的组成需增添汉明码的组成需增添?位检测位位检测位检测位的位置检测位的位置?检测位的取值检测位的取值?2k n+k+1检测位的取值与该位所在的检测检测位的取值与该位所在的检测“小组小组”中中承担的奇偶校验任务有关承担的奇偶校验任务有关组成汉明码的三要素组成汉明码的三要素4.22.汉明码的组成汉明码的组成2i (i=0,1,2,3,)本讲稿第九页,共四十八页各检测位各检测位 Ci 所承担的检测小组为所承
7、担的检测小组为gi 小组独占第小组独占第 2i1 位位gi 和和 gj 小组共同占第小组共同占第 2i1+2j1 位位gi、gj 和和 gl 小组共同占第小组共同占第 2i1+2j1+2l1 位位 C1 检测的检测的 g1 小组包含第小组包含第 1,3,5,7,9,11,C2 检测的检测的 g2 小组包含第小组包含第 2,3,6,7,10,11,C4 检测的检测的 g3 小组包含第小组包含第 4,5,6,7,12,13,C8 检测的检测的 g4 小组包含第小组包含第 8,9,10,11,12,13,14,15,24,4.2本讲稿第十页,共四十八页例例4.4 求求 0101 按按“偶校验偶校验”
8、配置的汉明码配置的汉明码解:解:n=4根据根据 2k n+k+1得得 k=3汉明码排序如下汉明码排序如下:二进制序号二进制序号名称名称1 2 3 4 5 6 7C1 C2 C40 0101 的汉明码为的汉明码为 010010101 0 14.210本讲稿第十一页,共四十八页按配偶原则配置按配偶原则配置 0011 的汉明码的汉明码 二进制序号二进制序号 名称名称1 2 3 4 5 6 7C1 C2 C41 0 000 1 1解:解:n=4 根据根据 2k n+k+1取取 k=3C1=3 5 7=1C2=3 6 7=0C4=5 6 7=0 0011 的汉明码为的汉明码为 1000011练习练习14
9、.2本讲稿第十二页,共四十八页3.汉明码的纠错过程汉明码的纠错过程形成新的检测位形成新的检测位 Pi ,如增添如增添 3 位位(k=3),),新的检测位为新的检测位为 P4 P2 P1 。以以 k=3 为例,为例,Pi 的取值为的取值为P1=1 3 5 7P2=2 3 6 7P4=4 5 6 7对于按对于按“偶校验偶校验”配置的汉明码配置的汉明码 不出错时不出错时 P1=0,P2=0,P4=0C1C2C4其位数与增添的检测位有关,其位数与增添的检测位有关,4.2本讲稿第十三页,共四十八页P1=1 3 5 7=0无错无错P2=2 3 6 7=1有错有错P4=4 5 6 7=1有错有错P4P2P1
10、=110第第 6 位出错,可纠正为位出错,可纠正为 0100101,故要求传送的信息为故要求传送的信息为 0101。纠错过程如下纠错过程如下例例4.5解:解:已知接收到的汉明码为已知接收到的汉明码为 0100111(按配偶原则配置)试问要求传送的信息是什么(按配偶原则配置)试问要求传送的信息是什么?4.2 本讲稿第十四页,共四十八页练习练习2P4=4 5 6 7=1P2=2 3 6 7=0P1=1 3 5 7=0 P4 P2 P1=100第第 4 位错,可不纠位错,可不纠写出按偶校验配置的汉明码写出按偶校验配置的汉明码0101101 的纠错过程的纠错过程练习练习3按配奇原则配置按配奇原则配置
11、0011 的汉明码的汉明码配奇的汉明码为配奇的汉明码为 01010114.2本讲稿第十五页,共四十八页七、提高访存速度的措施七、提高访存速度的措施 采用高速器件采用高速器件 调整主存结构调整主存结构1.单体多字系统单体多字系统 W位位W位位W位位W位位W位位 地址寄存器地址寄存器 主主存存控控制制器器.单字长寄存器单字长寄存器 数据寄存器数据寄存器 存储体存储体 采用层次结构采用层次结构 Cache 主存主存 增加存储器的带宽增加存储器的带宽 4.2本讲稿第十六页,共四十八页2.多体并行系统多体并行系统(1)高位交叉高位交叉 M0M1M2M34.2体内地址体内地址体号体号体号体号地址地址00
12、000000 000100 111101 000001 000101 111110 000010 000110 111111 000011 000111 1111顺序编址顺序编址 本讲稿第十七页,共四十八页各个体并行工作各个体并行工作4.2M0地址地址01n1M1nn+12n1M22n2n+13n1M33n3n+14n1地址译码地址译码体内地址体内地址体号体号体号体号(1)高位交叉高位交叉 本讲稿第十八页,共四十八页M0M1M2M34.2体号体号体内地址体内地址地址地址0000 000000 010000 100000 110001 000001 010001 100001 111111 00
13、1111 011111 101111 11(2)低位交叉低位交叉各个体轮流编址各个体轮流编址本讲稿第十九页,共四十八页4.2M0地址地址044n4M1154n3M2264n2M3374n1地址译码地址译码 体号体号体内地址体内地址 体号体号(2)低位交叉低位交叉 各个体轮流编址各个体轮流编址本讲稿第二十页,共四十八页低位交叉的特点低位交叉的特点在不改变存取周期的前提下,增加存储器的带宽在不改变存取周期的前提下,增加存储器的带宽时间时间 单体单体访存周期访存周期 单体单体访存周期访存周期4.2启动存储体启动存储体 0启动存储体启动存储体 1启动存储体启动存储体 2启动存储体启动存储体 3本讲稿第
14、二十一页,共四十八页 4.2设四体低位交叉存储器,存取周期为设四体低位交叉存储器,存取周期为T,总线传输周期为,总线传输周期为,为实现流水线方式存取,应满足,为实现流水线方式存取,应满足 T 4。连续读取连续读取 4 个字所需的时间为个字所需的时间为 T(4 1)本讲稿第二十二页,共四十八页(3)存储器控制部件(简称存控)存储器控制部件(简称存控)易发生代码易发生代码丢失的请求源,丢失的请求源,优先级优先级最高最高严重影响严重影响 CPU工作的请求源,工作的请求源,给予给予 次高次高 优先级优先级4.2控制线路控制线路排队器排队器 节拍节拍发生器发生器QQCM来自各个请求源来自各个请求源 主脉
15、冲主脉冲存控标记存控标记 触发器触发器本讲稿第二十三页,共四十八页4.23.高性能存储芯片高性能存储芯片(1)SDRAM(同步同步 DRAM)在系统时钟的控制下进行读出和写入在系统时钟的控制下进行读出和写入CPU 无须等待无须等待(2)RDRAM由由 Rambus 开发,主要解决开发,主要解决 存储器带宽存储器带宽 问题问题(3)带带 Cache 的的 DRAM 在在 DRAM 的芯片内的芯片内 集成集成 了一个由了一个由 SRAM 组成的组成的 Cache,有利于,有利于 猝发式读取猝发式读取 本讲稿第二十四页,共四十八页4.3 高速缓冲存储器高速缓冲存储器一、概述一、概述1.问题的提出问题
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 计算机 组成 原理 精选 文档
限制150内