集成电路组成任意进制的计数器精选文档.ppt

《集成电路组成任意进制的计数器精选文档.ppt》由会员分享，可在线阅读，更多相关《集成电路组成任意进制的计数器精选文档.ppt（37页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、集成电路组成任意进制的计数器本讲稿第一页，共三十七页部分常用集成计数器部分常用集成计数器 本讲稿第二页，共三十七页芯片例：74161，74191，74160，7419074160：十进制加，功能表同74161本讲稿第三页，共三十七页74190：十进制加/减功能表同74191本讲稿第四页，共三十七页任意进制计数器的设计任意进制计数器的设计1、MNMN*先将计数容量扩展，必须由两片以上计数器组合起来，然后用分别/整体置零/数法构成M进制计数器*各片连接方法 串行进位方式 并行进位方式*串行/异步方式：低位片的进位输出信号作为高位片的时钟输入信号。*并行/同步方式：低位片的进位输出信号作为高位片的工

2、作状态控制信号，两片时钟同接CP。本讲稿第十一页，共三十七页分两种情况：1.M=N1*N2,N1,N2N 用置数法或置零法分别将两个N进制计数器置成N1,N2进制计数器，用串行或并行进位方式将它们连接起来即构成M进制计数器例3.M=100=10*10本讲稿第十二页，共三十七页设计时注意：高位片的时钟（进位信号）如何给出C10010000产生进位信号本讲稿第十三页，共三十七页例习题5.15,用四位二进制(16进制)设计M进制串行进位方式，两片分别置数(置最小值)片1：D3D2D1D0=1001,(在1111时C=1)，10011111,N1=7,片2：D3D2D1D0=0111,01111111

3、,N2=9本讲稿第十四页，共三十七页例习题5.15,用四位二进制(16进制)设计M进制串行进位方式，两片分别置数(置最小值)片1：D3D2D1D0=1001,(在1111时C=1)，10011111,N1=7,片2：D3D2D1D0=0111,01111111,N2=9M=7*9=63,Y:CP=1:63本讲稿第十五页，共三十七页例习题5.16,用两片十进制设计M进制并行进位方式，片1：，N1=10,片2：D3D2D1D0=0111,01111001,N2=3M=10*3=30本讲稿第十六页，共三十七页例习题5.16,用两片十进制设计M进制并行进位方式，片1：，N1=10,片2：D3D2D1D

4、0=0111,01111001,N2=3M=10*3=30本讲稿第十七页，共三十七页 2.M为大于N的素数时，即不能分解为N1*N2用串行或并行进位方式将计数容量扩展为N进制计数器，MN,然后用整体置零/数法构成M进制计数器.整体置零/数法，类似前述置零/数法，不同的是两(多）片计数器同时置零/数例5.3.4 两片74160接成29进制1.整体置零法：在第29状态产生 的信号第29状态：个位是9,即1001(Q3Q2Q1Q0)，十位为2，即Q3Q2Q1Q0=0010,问题：同置零法，复位不可靠，要另外产生进位输出信号同时加到两片的置零端本讲稿第十八页，共三十七页并行进位方式*进位输出信号在28

5、状态译出为负脉冲本讲稿第十九页，共三十七页第28状态产生十位：0010，个位：1000两片同时置数-置0若置最大值，则稍复杂些2.整体置数法本讲稿第二十页，共三十七页例习题5.17,两片都是四位二进制(16进制)并行进位方式，整体置数（0）个位片1：Q3Q2Q1Q0=0010（2）,十位片2：Q3Q2Q1Q0=0101（5）,本讲稿第二十一页，共三十七页例习题5.17,两片都是四位二进制(16进制)并行进位方式，整体置数（0）个位片1：Q3Q2Q1Q0=0010（2）,十位片2：Q3Q2Q1Q0=0101（5）,M=5*16+2+1=83本讲稿第二十二页，共三十七页减计数减计数HHL加计数加计

6、数HHLDCBADCBALLLLLLHQDQCQBQADCBACPDCPULDRD输输 出出预置数据输入预置数据输入时钟时钟预置预置清零清零异步清零：异步清零：异步预置数：异步预置数：其它芯片介绍其它芯片介绍 双时钟双时钟4位二进制同步可逆计数器位二进制同步可逆计数器 74LS193 同步加计数：同步加计数：同步减计数：同步减计数：RD=1 RD=0,LD=0 RD=0,LD=1,CPD=1 RD=0,LD=1,CPU=1 本讲稿第二十三页，共三十七页异步异步2510进制计数器进制计数器74LS290 1.74LS290的外引脚图、逻辑符号及逻辑功能图5-31 74LS290 2510进制计数

7、器(a)外引脚图 (b)逻辑符号 输出CP输入异步置数本讲稿第二十四页，共三十七页表5-12 74LS290功能表 CPCP1 1-Q Q3 3Q Q2 2Q Q1 1 5 5进制进制 CPCP0 0-Q Q0 0 2 2进制进制 CPCP下降沿下降沿下降沿下降沿有效有效有效有效 本讲稿第二十五页，共三十七页2基本工作方式 （1）二进制计数：将计数脉冲由CP0输入，由Q0输出图5-32(a)二进制计数器 计数顺序计数器状态CP0Q0001120本讲稿第二十六页，共三十七页2基本工作方式 （2）五进制计数：将计数脉冲由CP1输入，由Q3、Q2、Q1 输出图5-32(b)五进制计数器 计数顺序计数

8、器状态CP1Q3 Q2 Q1 00 0 010 0 120 1 030 1 141 0 050 0 0本讲稿第二十七页，共三十七页2基本工作方式 （3）8421BCD码十进制计数：将Q0与CP1相连,计数脉冲CP由CP0输入 图5-32(c)8421BCD码十进制计数器 计数计 数 器 状 态顺序Q3 Q2 Q1 Q000 0 0 010 0 0 120 0 1 030 0 1 140 1 0 050 1 0 160 1 1 070 1 1 181 0 0 091 0 0 1100 0 0 0二进制五进制本讲稿第二十八页，共三十七页 构成六进制计数器 六进制计数器 先构成8421BCD码的10

9、进制计数器；再用脉冲反馈法，令R0AQ2、R0BQ1。当计数器出现0110状态时，计数器迅速复位到0000状态，然后又开始从0000状态计数，从而实现00000101六进制计数。本讲稿第三十页，共三十七页组成数字钟计数显示电路组成数字钟计数显示电路 通常数字钟需要一个精确的时钟信号，一般采用石英晶体振荡器产生，经分频后得到周期为1秒的脉冲信号CP。图5-41 数字钟“秒”计数、译码、显示电路 个位十进制十位六进制六十进制加法计数器 进位进位信号信号 BCD-七段显示译码器7448，输出为高电平有效。选共阴型数码管BS201。本讲稿第三十二页，共三十七页例例 用两片用两片74LS290组成二十四

10、进制计数器。组成二十四进制计数器。0 0 1 0 0 1 0 0 计数状态计数状态:0000 0000:0000 0000 0010 00110010 0011(00100010 01000100)0 0 0 0 0 0 0 0 整体清零方式整体清零方式本讲稿第三十三页，共三十七页二十四进制计数译码显示电路二十四进制计数译码显示电路图图5.1.20本讲稿第三十四页，共三十七页 数数字字电电子子钟钟是是一一种种直直接接用用数数字字显显示示时时间间的的计计时时装装置置。一一般般由由晶晶体体振振荡荡器器、分分频频器器、计计数数器器、译译码码器器、显显示示器器、校校时时电电路路和和电电源源等部分组成等部分组成。数字电子钟的组成数字电子钟的组成 end 本讲稿第三十五页，共三十七页四、移位寄存器型计数器1.环形计数器；2.扭环形计数器(约翰逊计数器)优点：电路简单缺点：状态利用率低，只用了N个（环）和2N个（扭环）状态；不能自启动本讲稿第三十六页，共三十七页环形计数器状态转换图扭环形计数器N个状态2N个状态本讲稿第三十七页，共三十七页