计算机组成原理第十二讲精选文档.ppt

《计算机组成原理第十二讲精选文档.ppt》由会员分享，可在线阅读，更多相关《计算机组成原理第十二讲精选文档.ppt（37页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、计计算机算机组组成原理第十二成原理第十二讲讲本讲稿第一页，共三十七页本章解决主要问题本章解决主要问题存储器如何存储信息？存储器如何存储信息？在实际应用中如何用存储芯片组成具有在实际应用中如何用存储芯片组成具有一定存储容量的存储器？一定存储容量的存储器？本讲稿第二页，共三十七页本章主要内容本章主要内容存储系统层次结构存储系统层次结构存储信息的原理存储信息的原理存储系统的组织的角度，讨论：存储系统的组织的角度，讨论：存储器的逻辑设计主存与CPU的连接DRAM的刷新效验技术磁表面存储器磁表面存储器提高存储系统性能的措施提高存储系统性能的措施本讲稿第三页，共三十七页存储系统层次结构存储系统层次结构三级

2、存储体系三级存储体系存储系统：容量大、速度快、成本低 CPUCPU CacheCache 主存主存 外存外存 对对某某类类存存储储器器而而言言，这这些些要要求求往往往往是是相相互互矛矛盾盾的的，如如容容量量大大，速速度度不不能能很很快快；速速度度快快，成成本本不不可可能能低低；因因此此，在在一一个个存存储储系系统统常常采采用用几几种种不不同同的的存存储储器器，构构成成多多级级存存储储体体系系，满满足足系系统统的的要要求。求。本讲稿第四页，共三十七页主存储器（内存）辅助存储器（外存）高速缓冲存储器Cache主要存放主要存放CPUCPU当前使用的程序和数据。当前使用的程序和数据。速度快速度快容量有

3、限容量有限存放大量的后备程序和数据。存放大量的后备程序和数据。速度较慢速度较慢容量大容量大存放存放CPUCPU在当前一小段时间内在当前一小段时间内多次使用的程序和数据。多次使用的程序和数据。速度很快速度很快容量小容量小本讲稿第五页，共三十七页物理存储器和虚拟存储器物理存储器和虚拟存储器主存-外存层次：增大容量CPU主存外存：为虚拟存储器提供条件虚拟存储器：将主存空间与部分外存空间组成逻辑地址空间用户使用逻辑地址空间编程，操作系统进行有关程序调度、存储空间分配、地址转换等工作本讲稿第六页，共三十七页存储器分类存储器分类按存储机制分类按存储机制分类半导体存储器静态存储器：利用双稳态触发器存储信息动

4、态存储器：依靠电容存储电荷存储信息磁表面存储器：利用磁层上不同方向的磁化区域表示信息，容量大，非破坏性读出，长期保存信息，速度慢。光盘存储器利用光斑的有无表示信息本讲稿第七页，共三十七页存储器分类存储器分类按存取方式分类按存取方式分类随机存取存储器随机存取：可按地址访问存储器中的任一单元，访问时间与地址单元无关RAM:RAM:MROMMROM：可读可写可读可写ROM:ROM:只读不写只读不写PROMPROM：用户不能编程用户不能编程用户可一次编程用户可一次编程EPROMEPROM：用户可多次编程用户可多次编程EEPROMEEPROM：用户可多次编程用户可多次编程SRAM:SRAM:DRAM:D

5、RAM:本讲稿第八页，共三十七页存储器分类存储器分类顺序存取存储器（SAM）访问时按读/写部件顺序查找目标地址，访问时间与数据位置有关等待操作等待操作平均等待时间平均等待时间读读/写操作写操作两步操作两步操作速度指标速度指标（msms）数据传输率数据传输率（字节（字节/秒）秒）存取周期或读存取周期或读/写周期写周期（nsns）速度指标：速度指标：时钟周期的若干倍时钟周期的若干倍作主存、高速缓存。作主存、高速缓存。本讲稿第九页，共三十七页存储器分类存储器分类直接存取存储器（DM）访问时读/写部件先直接指向一个小区域，再在该区域内顺序查找。访问时间与数据位置有关三步操作三步操作定位（寻道）操作定位

6、（寻道）操作等待（旋转）操作等待（旋转）操作读读/写操作写操作速度指标速度指标平均定位（平均寻道）时间平均定位（平均寻道）时间平均等待（平均旋转）时间平均等待（平均旋转）时间数据传输率数据传输率（位（位/秒）秒）本讲稿第十页，共三十七页存储器系统特性存储器系统特性存取时间存取时间T TA（Memory Access TimeMemory Access Time）：是存储器收到是存储器收到是存储器收到是存储器收到读或写的地址到从存储器读出读或写的地址到从存储器读出读或写的地址到从存储器读出读或写的地址到从存储器读出（写入）信息所需的（写入）信息所需的时间时间存取周期存取周期T TM M（Memo

7、ry Circle TimeMemory Circle Time）：）：）：）：指连续启指连续启指连续启指连续启动二次独立的存储器操作（例连续动二次独立的存储器操作（例连续动二次独立的存储器操作（例连续动二次独立的存储器操作（例连续2 2次读）所需间隔次读）所需间隔次读）所需间隔次读）所需间隔的最小时间的最小时间的最小时间的最小时间.一般一般一般一般T TM TA A数据传输率数据传输率数据传输率数据传输率R R：指单元时间存储器读指单元时间存储器读/写的二进制信写的二进制信写的二进制信写的二进制信息量息量息量息量带宽带宽BM:指每秒访问二进制位的数目指每秒访问二进制位的数目。BM=W/TM若

8、若TM=500ns,W=16位位,BM=16/0.5=32Mbps则则要提高要提高BM:使使TM 使使W 增加存储体增加存储体本讲稿第十一页，共三十七页存储器系统特性存储器系统特性容量：容量：指计算机存储信息的能力指计算机存储信息的能力,即最大的二进制即最大的二进制信息量，以信息量，以b b或或或或B表示表示表示表示信息的可靠保存性、非易失性、可更换性信息的可靠保存性、非易失性、可更换性信息的可靠保存性、非易失性、可更换性信息的可靠保存性、非易失性、可更换性有源存储器：例半导体存储器靠电源才能存信息无源存储器：磁盘、磁带等辅存中的信息关电后不丢失非易失性：掉电时，信息不会丢失结论：评价存储器的

9、三个基本指标：结论：评价存储器的三个基本指标：C(Capacity)+C(Cost)+A(Access Speed)C(Capacity)+C(Cost)+A(Access Speed)本讲稿第十二页，共三十七页主存储器组织主存储器组织主存储器组织涉及的问题主要有：主存储器组织涉及的问题主要有：M的逻辑设计动态M的刷新主存与CPU的连接主存的校验本讲稿第十三页，共三十七页主存储器组织主存储器组织主存储器设计的一般原则主存储器设计的一般原则存储器与CPU的连接：数据线、地址线、控制线的连接驱动能力存储芯片类型选择存储芯片与CPU的时序配合存储器的地址分配和片选译码行选信号和列选信号的产生本讲稿第

10、十四页，共三十七页主存储器组织主存储器组织主存储器逻辑设计主存储器逻辑设计 需解决：芯片的选用地址分配与片选逻辑信号线的连接例例1：用用2114（1K4）SRAM芯片组成芯片组成容量为容量为4K8的存储器。地址总线的存储器。地址总线A15A0,双向数据总线双向数据总线 D7D0,读读/写信号线写信号线R/W。给出芯片地址分配和片选逻辑，并画出M框图本讲稿第十五页，共三十七页主存储器组织主存储器组织计算芯片数先扩展位数再扩展单元数先扩展单元数，再扩展位数 2 2片片1K41K4 1K81K8 4 4组组1K81K8 4K84K8 8 8片片 4 4片片1K41K4 4K44K4 2 2组组4K4

11、4K4 4K84K8 8 8片片 本讲稿第十六页，共三十七页主存储器组织主存储器组织地址分配与片选逻辑存储器寻址逻辑存储器寻址逻辑芯片内的寻址系统芯片内的寻址系统(二级译码二级译码)芯片外的芯片外的地址分配地址分配与与片选逻辑片选逻辑为芯片分配哪几位地址，以便为芯片分配哪几位地址，以便寻找片内的存储单元寻找片内的存储单元由哪几位地址形成芯由哪几位地址形成芯片选择逻辑，以便寻片选择逻辑，以便寻找芯片找芯片存储空间分配：存储空间分配：4KB4KB存储器在存储器在1616位地址空间（位地址空间（64KB64KB）中占据）中占据任意连续区间。任意连续区间。本讲稿第十七页，共三十七页64KB64KB1K

12、41K41K41K41K41K41K41K41K41K41K41K41K41K41K41K4需需1212位地址寻位地址寻址：址：4KB4KBA A1515A A1212A A1111A A1010A A9 9AA0 0A11A11A0A00 0 0 0 0 00 0任意值任意值 0 0 0 0 1 11 10 1 0 1 1 11 11 0 1 0 1 11 10 1 0 1 0 00 01 0 1 0 0 00 01 1 1 1 0 00 01 1 1 1 1 11 1片选片选 芯片地址芯片地址 低位地址分配给芯片，高位地址形成片选逻辑。低位地址分配给芯片，高位地址形成片选逻辑。芯片芯片 芯

13、片地址芯片地址 片选信号片选信号 片选逻辑片选逻辑1K1K1K1K1K1K1K1KA9A9A0A0A9A9A0A0A9A9A0A0A9A9A0A0CS0CS0CS1CS1CS2CS2CS3CS3A A1111A A1010A A1111A A1010A A1111A A1010A A1111A A1010本讲稿第十八页，共三十七页连接方式连接方式（1 1）扩展位数）扩展位数4 1K4 1K4410 1K4 1K4410 1K4 1K44104 1K4 1K441044A9A0D7D4D3D044R/WA11 A10CS3A11 A10CS0A11 A10CS1A11 A10CS2（2 2）扩展

14、单元数）扩展单元数（3 3）连接控制线）连接控制线形成片选逻辑电路形成片选逻辑电路本讲稿第十九页，共三十七页主存储器组织主存储器组织片选信号产生方式片选信号产生方式线选：所谓线选方式就是任取一根存储器内部寻址线以外的其他地址线为选片线。部分译码：取部分存储器内部寻址线以外的其他地址线，通过地址译码器产生选片信号。全译码：取全部存储器内部寻址线以外的其他地址线，通过地址译码器产生选片信号。本讲稿第二十页，共三十七页主存储器组织主存储器组织例例例例2 2：某半导体存储器，按字节编址。其中，某半导体存储器，按字节编址。其中，0000H 07FFH07FFH为为为为ROM区，选用区，选用区，选用区，选

15、用EPROMEPROM芯片芯片（2KB/片）；片）；片）；片）；0800H13FFH13FFH为为RAM区，选用区，选用RAM芯片（芯片（2KB/片和片和片和片和1KB/1KB/片）。地址总线片）。地址总线片）。地址总线片）。地址总线A15A15A0（低）。给出地址分配和片选逻辑。（低）。给出地址分配和片选逻辑。计算容量和芯片数地址分配和片选逻辑ROMROM区：区：2KB 2KB RAMRAM区：区：3KB 3KB 共共3 3片片 存储空间分配：存储空间分配：先安排大容量芯片（放地址低端），先安排大容量芯片（放地址低端），再安排小容量芯片。再安排小容量芯片。便于拟定片选逻辑。便于拟定片选逻辑。

16、本讲稿第二十一页，共三十七页A A1515A A1414A A1313A A1212A A1111A A1010A A9 9AA0 00 0 00 0 0 0 0 0 0 0 00 00 0 00 0 0 0 0 0 0 1 11 1 0 0 00 0 0 0 1 0 1 1 11 1 0 0 00 0 0 1 0 0 1 0 0 1 11 1 0 0 00 0 0 0 1 0 1 0 00 0 0 0 00 0 0 1 0 0 1 0 0 0 00 0低位地址分配给芯片，高位地址形成片选逻辑。低位地址分配给芯片，高位地址形成片选逻辑。芯片芯片 芯片地址芯片地址 片选信号片选信号 片选逻辑片选

17、逻辑2K2K2K2K1K1KA10A10A0A0A10A10A0A0A9A9A0A0CS0CS0CS1CS1CS2CS2A A1212A A1111A A1212A A1111A A1212A A11115KB5KB需需1313位地位地址寻址寻址：址：ROMROMA12A12A0A064KB64KB1K1K2K2K2K2KRAMRAMA A1010A A1515A A1414A A1313为全为全0 0本讲稿第二十二页，共三十七页已知已知RAM芯片和地址译码器的引脚如图所示，试回答如下问题：芯片和地址译码器的引脚如图所示，试回答如下问题：（1）若要求构成一个）若要求构成一个8K8的的RAM 存

18、储器，需几片这样的芯片？设存储器，需几片这样的芯片？设RAM存储器占用起始地址为存储器占用起始地址为E1000H的连续地址空间，若采用全地址译的连续地址空间，若采用全地址译码方式译码，试画出存储器系统与码方式译码，试画出存储器系统与CPU电路连接图。电路连接图。（2）试写出每块）试写出每块RAM芯片的地址空间。芯片的地址空间。本讲稿第二十三页，共三十七页主存储器组织主存储器组织作业：作业：设计一半导体存储器，其中设计一半导体存储器，其中ROM区区4KB，选用，选用ROM芯片（芯片（4K4位位/片）；片）；RAM区区3KB，选用，选用RAM芯片（芯片（2KB/片和片和1K4位位/片）。地址总线片

19、）。地址总线A15A0，双向，双向数据总线数据总线D7D0，读，读/写线写线R/W。要求：要求：给出芯片地址分配和片选逻辑式画出该M逻辑框图（各芯片信号线的连接以及片选逻辑电路，片选信号低电平有效）本讲稿第二十四页，共三十七页作业：用作业：用8K*8位的位的ROM芯片和芯片和8K*4的的RAM芯片组成存储器，按字节编址，期芯片组成存储器，按字节编址，期中中RAM的地址为的地址为2000H7FFFH，ROM的地址为的地址为C000HFFFFH。要求：要求：计算各自需要多少个芯片？画出该存储器设计框图以及与CPU的连接。（用译码器进行片选译码）计算每个芯片的地址范围。本讲稿第二十五页，共三十七页主

20、存储器组织主存储器组织动态动态M的刷新的刷新刷新定义和原因定义：定期向电容补充电荷原因：动态存储器依靠电容电荷存储信息。平时无电源供电，时间一长电容电荷会泄放，需定期向电容补充电荷，以保持信息不变。注意刷新和重写的区别本讲稿第二十六页，共三十七页主存储器组织主存储器组织动态动态M的刷新的刷新最大刷新间隔：在此期间，必须对所有动态单元刷新一遍刷新方法各动态芯片可同时刷新，片内按行刷新刷新一行所用的时间刷新周期（存取周期）刷新一块芯片所需的刷新周期数由芯片矩阵的行数决定本讲稿第二十七页，共三十七页主存储器组织主存储器组织对主存的访问对主存的访问由由CPUCPU提供行、列地址，提供行、列地址，随机访

21、问。随机访问。CPUCPU访存：访存：动态芯片刷新：动态芯片刷新：由刷新地址计数器提供由刷新地址计数器提供行地址，定时刷新。行地址，定时刷新。本讲稿第二十八页，共三十七页主存储器组织主存储器组织刷新周期的安排方式（刷新方式）集中刷新分散刷新2ms2ms内集中安排所有刷新周期。内集中安排所有刷新周期。死区死区用在实时要求用在实时要求不高的场合。不高的场合。R/WR/W刷新刷新R/WR/W刷新刷新2ms2ms50ns50ns各刷新周期分散安排在存取周期中。各刷新周期分散安排在存取周期中。R/WR/W刷新刷新R/WR/W刷新刷新100ns100ns用在低速系用在低速系统中。统中。本讲稿第二十九页，共

22、三十七页主存储器组织主存储器组织异步刷新2ms2ms例例.各刷新周期分散安排在各刷新周期分散安排在2ms2ms内。内。用在大多数计算机中。用在大多数计算机中。每隔一段时间刷新一行。每隔一段时间刷新一行。128128行行15.6 15.6 微秒微秒每隔每隔15.615.6微秒提一次刷新请求，刷微秒提一次刷新请求，刷新一行；新一行；2 2毫秒内刷新完所有行。毫秒内刷新完所有行。R/WR/W刷新刷新R/WR/W刷新刷新R/WR/WR/WR/WR/WR/W15.6 15.6 微秒微秒15.6 15.6 微秒微秒15.6 15.6 微秒微秒刷新请求刷新请求刷新请求刷新请求（DMADMA请求）请求）（DM

23、ADMA请求）请求）本讲稿第三十页，共三十七页主存储器校验主存储器校验码距的概念码距的概念码距定义：一种编码体制中，各组合法代码间的不同位数称距离，其最小距离为该编码的码距。码距作用：衡量一种编码查错与纠错的能力。查错与纠错的基本出发点约定某种规律，作为检测依据增大码距，从信息量上提供指错的可能有效信息位有效信息位+校验位校验位校验码校验码译码检测译码检测本讲稿第三十一页，共三十七页主存储器校验主存储器校验奇偶校验奇偶校验有效信息位+1位校验位校验码检测依据（编码规则）：约定校验码中1的个数为奇数/偶数如：偶校验如：偶校验码距码距d=2d=21011001 1011001 0 0 101101

24、11011011 1 1 通过统计校验码中通过统计校验码中1 1的个数是否为偶数来查错。的个数是否为偶数来查错。可检测一位错，可检测一位错，不能纠错。不能纠错。用于主存校验。用于主存校验。本讲稿第三十二页，共三十七页主存储器校验主存储器校验海明校验码海明校验码检测依据：多重奇偶校验代码分组代码分组各组进行奇偶校验各组进行奇偶校验形成形成多位多位指误字指误字=全全0 0 无错无错全全0 0 有错有错指误字状态对应出错位序号，指误字状态对应出错位序号，将出错位变反纠错。将出错位变反纠错。本讲稿第三十三页，共三十七页主存储器校验主存储器校验循环冗余校验码循环冗余校验码约定规律：校验码能被某代码除尽编

25、码方法设有效信息为设有效信息为A A，约定代码为，约定代码为G G。A A 余数余数 校验码校验码 G G =Q Q +R R G G A-R A-R G G =Q =Q 例例.有效信息有效信息A=1100A=1100，约定代码，约定代码G=1011G=1011将有效信息与余数拼在一起形成校验码将有效信息与余数拼在一起形成校验码本讲稿第三十四页，共三十七页主存储器校验主存储器校验A左移r位（r=3）：1100000求余数形成校验码K Kr rn n有效信息位数有效信息位数K K：r r：n n：余数位数余数位数校验码位数校验码位数1100110000000010111011=1110+=111

26、0+010010 10111011余数余数本讲稿第三十五页，共三十七页主存储器校验主存储器校验译码与纠错K=4K=4（7 7，4 4）码）码n=7n=711001100000 000+010=1100010+010=1100010约定代码约定代码循环校验码循环校验码余数为余数为0 0，无错，无错余数非余数非0 0，有错，有错不同余数对应不同不同余数对应不同出错数位出错数位生成多项式生成多项式本讲稿第三十六页，共三十七页主存储器校验主存储器校验生成多项式利用余数循环的特点，将出错位移至校验码利用余数循环的特点，将出错位移至校验码最高位，变反纠错。最高位，变反纠错。满足三个条件满足三个条件 不同出错位对应不同余数。不同出错位对应不同余数。余数循环。余数循环。可查表获得生可查表获得生成多项式成多项式 出错，余数不为出错，余数不为0 0。本讲稿第三十七页，共三十七页