微机原理与接口第二章微处理器幻灯片.ppt

《微机原理与接口第二章微处理器幻灯片.ppt》由会员分享，可在线阅读，更多相关《微机原理与接口第二章微处理器幻灯片.ppt（88页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、微机原理与接口第二章微处理器第1页，共88页，编辑于2022年，星期六第第2章章 微微 处处 理理 器器2.1 8086/8088CPU结构（结构（重点重点）2.2 8086/8088CPU时序及引脚功能（了解）时序及引脚功能（了解）2.3 8086/8088中断系统（中断系统（重点重点）2.4 8086系统配置及总线操作（了解）系统配置及总线操作（了解）2.5 32位微处理器编程结构简介（自学）位微处理器编程结构简介（自学）第2页，共88页，编辑于2022年，星期六2.1 8086/8088CPU结构结构 2.1.1 8086/8088CPU 内部结构内部结构 8086/8088 CPU的内

2、部结构包含两大部分：的内部结构包含两大部分：指令执行单元指令执行单元EU（Execution Unit）和）和总线接口单元总线接口单元BIU（Bus Interface Unit）。EU从从BIU的指令队列中取出指令，执行指令的指令队列中取出指令，执行指令。BIU完成取指令，读操作数，送结果，所有与完成取指令，读操作数，送结果，所有与外部外部的操作的操作由其完成由其完成。BIU和和EU的操作是的操作是并行并行的。的。若需要访问内存或若需要访问内存或I/O端口，则由端口，则由EU向向BIU发出访问所需发出访问所需要的地址，在要的地址，在BIU中形成物理地址，然后访问内存或中形成物理地址，然后访问

3、内存或I/O端口，端口，得到操作数后送到得到操作数后送到EU，或将结果到送指定的内存单元或，或将结果到送指定的内存单元或I/O端端口。这种并行工作方式，大大提高了系统工作效率。口。这种并行工作方式，大大提高了系统工作效率。第3页，共88页，编辑于2022年，星期六总线总线控制逻辑控制逻辑ALU数据总线数据总线(16位位)指令执行部件指令执行部件(EU)图图2-1 8086/8088CPU内部功能结构图内部功能结构图数据总线数据总线20位地址总线位地址总线地址地址加法器加法器CSDSESSSIP内部暂存内部暂存寄存器寄存器ALU标志寄存器标志寄存器(FR)暂存寄存器暂存寄存器队列总线队列总线8位

4、位8088：8位位8086：16位位段段寄寄存存器器SPBPDISIAHALAX通通用用寄寄存存器器BHBLBXCHCLCXDHDLDX总线接口部件总线接口部件(BIU)EU控制单元控制单元指令队列指令队列80888086165432第4页，共88页，编辑于2022年，星期六EU完成完成指令译码和执行指令指令译码和执行指令的工作。的工作。EU从从BIU的指令队的指令队列中取得指令，并在列中取得指令，并在ALU上执行指令；然后将处理的结果送上执行指令；然后将处理的结果送回回BIU，由，由BIU进行存储处理。进行存储处理。它由它由ALU、标志寄存器、通用寄存器、暂存器、控制部、标志寄存器、通用寄存

5、器、暂存器、控制部件等组成。件等组成。算术逻辑运算单元算术逻辑运算单元ALU标志寄存器标志寄存器FLAGS（详见详见2.1.2）通用寄存器组（通用寄存器组（详见详见2.1.2）EU控制器：接收从控制器：接收从BIU的指令流队列中取来的指令，的指令流队列中取来的指令，经过经过指令译码器指令译码器译码，形成各种控制信译码，形成各种控制信 号，对号，对EU的各个部件实现完成规定的操作。的各个部件实现完成规定的操作。指令执行部件指令执行部件EU第5页，共88页，编辑于2022年，星期六BIU具有地址形成、取指令、指令排队、读具有地址形成、取指令、指令排队、读/写操作数和写操作数和总线控制的功能，它是总

6、线控制的功能，它是CPU与外部（内存和与外部（内存和I/O端口）的接口，端口）的接口，它提供了它提供了16位双向数据总线位双向数据总线和和20位地址总线位地址总线，完成所有外部，完成所有外部总线操作。总线操作。它由它由4个个16位段寄存器、位段寄存器、16位指令指针位指令指针IP和内部暂存器、和内部暂存器、6字节（字节（8088为为4字节）指令队列缓存器、字节）指令队列缓存器、20位地址加法器位地址加法器以及以及总线控制逻辑部件等组成。总线控制逻辑部件等组成。段寄存器段寄存器 指令指针寄存器指令指针寄存器IP 地址加法器地址加法器 指令队列缓存器指令队列缓存器 总线控制逻辑总线控制逻辑 总线接

7、口部件总线接口部件BIU第6页，共88页，编辑于2022年，星期六 段寄存器（结合段寄存器（结合2.1.2）8086/8088CPU内部设置了内部设置了4个个16位段寄存器，它们分别是位段寄存器，它们分别是CS（Code Segment Register，代码段寄存器代码段寄存器）、）、DS（Data Segment Register，数据段寄存器数据段寄存器）、）、SS（Stack Segment Register，堆栈段寄存器堆栈段寄存器）、）、ES（Extra Segment Register，附附加段寄存器加段寄存器），由它们给出相应逻辑段的首地址，称为，由它们给出相应逻辑段的首地址，

8、称为“段基段基址址”。CS：内存放可执行的指令代码段基址。：内存放可执行的指令代码段基址。DS、ES：内存放操作的数据段基址。：内存放操作的数据段基址。SS：开辟为程序执行中所要用的堆栈区，采用先进后出：开辟为程序执行中所要用的堆栈区，采用先进后出（FILO）的方式访问它）的方式访问它。第7页，共88页，编辑于2022年，星期六 指令指针寄存器（结合指令指针寄存器（结合2.1.2）8086/8088CPU中设置了一个中设置了一个16位位指令指针寄存指令指针寄存器器IP（Instruction Pointer），用来存放），用来存放将要执行将要执行的的下一条指令下一条指令在现行代码段在现行代码段

9、CS中的中的偏移地址偏移地址。8086程序不能直接访问程序不能直接访问IP，但是可以通过某些指，但是可以通过某些指令修改令修改IP的内容。的内容。第8页，共88页，编辑于2022年，星期六 地址加法器（结合地址加法器（结合2.1.3）功能：功能：用来计算用来计算20位存储单元的物理地址。位存储单元的物理地址。8086/8088系统有系统有20位地址线，可寻址位地址线，可寻址1MB字节的字节的存储空间，而存储空间，而8086为为16位机，位机，CPU内部寄存器只有内部寄存器只有16位，可寻址位，可寻址216B=64KB。为了解决这一矛盾，为了解决这一矛盾，8086/8088 CPU采用了将存储采

10、用了将存储器地址空间器地址空间分段管理分段管理的方法，即将的方法，即将1 MB空间划分成若空间划分成若干个干个逻辑段逻辑段，每个逻辑段的最大长度为，每个逻辑段的最大长度为64KB。第9页，共88页，编辑于2022年，星期六图图2-4 内存分段示意图内存分段示意图0段段64KB1段段64KB000000FFFF100001FFFFF0000FFFFF15段段64KB000000逻辑段逻辑段1的起点的起点64KBFFFFF(a)逻辑段逻辑段164KB逻辑段逻辑段2的起点的起点逻辑段逻辑段264KB逻辑段逻辑段3的起点的起点逻辑段逻辑段364KB逻辑段逻辑段4的起点的起点64KB逻辑段逻辑段464K

11、B(b)第10页，共88页，编辑于2022年，星期六存储器中的每个存储单元都可以用两个形式的地址来表示：存储器中的每个存储单元都可以用两个形式的地址来表示：物理地址物理地址PA（Physical Address）和）和逻辑地址逻辑地址LA（Logic Address）。）。把段起始地址的高把段起始地址的高16位称为位称为段基地址段基地址，相对于段起始地址，相对于段起始地址的一个偏移量称为的一个偏移量称为偏移地址偏移地址（也叫（也叫有效地址有效地址EA或或段内地址段内地址），把），把“段基地址：偏移地址段基地址：偏移地址”的表示形式称为存储单元的的表示形式称为存储单元的逻辑地址逻辑地址，逻逻辑地

12、址也是编程时采用的地址形式辑地址也是编程时采用的地址形式。物理地址物理地址PA：内存的内存的绝对地址绝对地址，地址范围是，地址范围是“00000FFFFFH”，是，是CPU访问内存的访问内存的实际寻址地址实际寻址地址。物理地址由逻辑地址变换而来。物理地址由逻辑地址变换而来。物理地址物理地址=段基址段基址16+偏移偏移地址，物理地址在地址，物理地址在BIU的地址加法器中形成。的地址加法器中形成。地址加法器（续）地址加法器（续）第11页，共88页，编辑于2022年，星期六图图2-5 内存物理地址计算内存物理地址计算段基址段基址3 2 1 0150 0 0 0偏移地址偏移地址物理地址物理地址地址加法

13、器地址加法器1500190第12页，共88页，编辑于2022年，星期六 【例例2-2】CS存放当前代码段基地址，存放当前代码段基地址，IP存放了存放了下一条要执行指令的段内偏移地址，若下一条要执行指令的段内偏移地址，若 CS=2000H，IP=003AH，则物理地址，则物理地址=CS16+IP=2000H10H+003AH=2003AH 例题例题 计算逻辑地址计算逻辑地址035AH：32B8H的物理地址的物理地址PA。练习练习答案：答案：06858H第13页，共88页，编辑于2022年，星期六 指令队列缓存器指令队列缓存器功能：功能：用来用来暂时存放暂时存放从存储器中取出的指令。从存储器中取出

14、的指令。指令队列采用指令队列采用FIFO（First Input First Output，先先进先出进先出）的管理方式，允许预取）的管理方式，允许预取6字节字节的指令代码的指令代码（8088为为4字节）。字节）。总线控制逻辑总线控制逻辑功能：功能：用于产生存储器读用于产生存储器读/写、写、I/O读读/写控制信号。写控制信号。第14页，共88页，编辑于2022年，星期六补补 充充 知知 识识指令队列缓存器的工作原理：指令队列缓存器的工作原理：取指时，取来的指令存入队列缓冲器，缓冲器中有一条指令，取指时，取来的指令存入队列缓冲器，缓冲器中有一条指令，EU就开始就开始执行。执行。指令队列缓冲器中只

15、要有指令队列缓冲器中只要有2个（个（8088为为1个）字节个）字节“空空”时，时，BIU便自动执行取指操作填满缓冲寄存器。便自动执行取指操作填满缓冲寄存器。在在EU执行指令的过程中，指令需要对存储器或执行指令的过程中，指令需要对存储器或I/O设备进行数据存取时，设备进行数据存取时，BIU将在执行完现行取指令的存储器周期后，下一个周期对指定的存储器单元将在执行完现行取指令的存储器周期后，下一个周期对指定的存储器单元或或I/O设备进行存取操作，交换的数据经设备进行存取操作，交换的数据经BIU由由EU进行处理。进行处理。当当EU执行完执行完转移转移、调用调用和和返回指令返回指令时，则要时，则要清除清

16、除指令队列缓冲器，指令队列缓冲器，并要求并要求BIU从新的地址重新开始取指令，新取的第一条指令将直接送从新的地址重新开始取指令，新取的第一条指令将直接送到到EU去执行，随后取来的指令填入指令队列。去执行，随后取来的指令填入指令队列。第15页，共88页，编辑于2022年，星期六80888088的指令执行过程的指令执行过程返回返回第16页，共88页，编辑于2022年，星期六2.1 8086/8088CPU结构结构 2.1.2 8086/8088寄存器结构寄存器结构 寄存器可以用来存放运算过程中所需要的操作数寄存器可以用来存放运算过程中所需要的操作数地址、操作数及中间结果。地址、操作数及中间结果。8

17、086微处理器内部包含有微处理器内部包含有4组组16位寄存器位寄存器，它们分，它们分别是通用寄存器组、段寄存器、指针和变址寄存器、别是通用寄存器组、段寄存器、指针和变址寄存器、指令指针寄存器和标志位寄存器指令指针寄存器和标志位寄存器，如图，如图2-2所示。所示。第17页，共88页，编辑于2022年，星期六图图2-2 8086/8088 寄存器结构寄存器结构(a)通用寄存器组通用寄存器组(c)指针和变址寄存器指针和变址寄存器(b)段寄存器段寄存器(d)指令指针和标志位寄存器组指令指针和标志位寄存器组015代码段寄存器代码段寄存器数据段寄存器数据段寄存器堆栈段寄存器堆栈段寄存器附加段寄存器附加段寄

18、存器CSDSSSESAHALBHBLCHCLDHDLAXBXCXDX81507累加器累加器基址寄存器基址寄存器计数寄存器计数寄存器数据寄存器数据寄存器SPBPDISI015堆栈指针寄存器堆栈指针寄存器基址指针寄存器基址指针寄存器目的变址寄存器目的变址寄存器源变址寄存器源变址寄存器015IPFLAGS指令指针寄存器指令指针寄存器标志位寄存器标志位寄存器第18页，共88页，编辑于2022年，星期六16位位标志寄存器，用来存放运算结果的特征。其标志寄存器，用来存放运算结果的特征。其中中7位没有定义，其余位没有定义，其余9位分成两类：位分成两类：状态标志状态标志：表示运算后结果的状态特征它影响后：表示

19、运算后结果的状态特征它影响后面的操作，有面的操作，有6位：位：CF、PF、AF、ZF、SF和和OF。控制标志控制标志，用来控制，用来控制CPU操作，有操作，有3个：个：TF、IF和和DF。具体格式如图具体格式如图2-3。标志寄存器标志寄存器FLAGS第19页，共88页，编辑于2022年，星期六1511109876420/OFDFIFTFSFZF/AF/PF/CF图图2-3 FLAGS寄存器寄存器第20页，共88页，编辑于2022年，星期六 状态标志位：状态标志位：用来反映用来反映EU执行算术或逻辑运算以后的执行算术或逻辑运算以后的 结果特结果特征。征。CF：进位标志：进位标志 CF=1表示指令

20、执行结果在最高位产生了一个进位或借位；表示指令执行结果在最高位产生了一个进位或借位；CF=0表示无进位或借位产生。表示无进位或借位产生。AF：辅助进位标志（又叫半进位标志）：辅助进位标志（又叫半进位标志）AF=1表示字节操作时，结果的低表示字节操作时，结果的低4位产生了一个进位或借位；位产生了一个进位或借位；AF=0表示无进位或借位产生。表示无进位或借位产生。OF：溢出标志：溢出标志 OF=1表示带符号数在进行算术运算时产生了算术溢出；表示带符号数在进行算术运算时产生了算术溢出；OF=0表示无溢出。表示无溢出。第21页，共88页，编辑于2022年，星期六SF：符号标志。：符号标志。SF=1表示

21、运算结果为表示运算结果为 负数；负数；SF=0表示运算结果不为负数。表示运算结果不为负数。PF：奇偶标志：奇偶标志。PF=1表示字节操作时，指令执行结果中有偶数个表示字节操作时，指令执行结果中有偶数个1；PF=0表示指令执行结果中有奇数个表示指令执行结果中有奇数个1。ZF：零标志：零标志。ZF=1表示运算结果为零；表示运算结果为零；ZF=0表示运算结果不为零。表示运算结果不为零。第22页，共88页，编辑于2022年，星期六 控制标志位：控制标志位：用来控制用来控制CPU的操作，它由程序设置或由程序清的操作，它由程序设置或由程序清除。除。DF：方向标志。：方向标志。用来控制数据串操作指令的地址步

22、进方向。用来控制数据串操作指令的地址步进方向。DF=1表示数据串指令将以地址的递减顺序对数据串数据进行处理；表示数据串指令将以地址的递减顺序对数据串数据进行处理；DF=0表示数据串指令将以地址的递增顺序对数据串数据进行处理。表示数据串指令将以地址的递增顺序对数据串数据进行处理。IF：中断允许标志：中断允许标志。IF=1表示表示8086CPU开中断；开中断；IF=0表示表示8086CPU关中断。关中断。TF：陷阱标志或单步操作标志：陷阱标志或单步操作标志。TF=1表示表示8086CPU处于单步工作方式；处于单步工作方式；TF=0表示表示8086CPU正常执行程序。正常执行程序。第23页，共88页

23、，编辑于2022年，星期六2.1 8086/8088CPU结构结构 2.1.3 8086/8088存储器与存储器与I/O组织组织 I/O内存地址分段及合成（略）内存地址分段及合成（略）逻辑地址来源（理解）逻辑地址来源（理解）8086内存的分体结构及访问方法（了解）内存的分体结构及访问方法（了解）专用和保留的存储器单元（自学）专用和保留的存储器单元（自学）8086的的I/O组织（组织（重点重点）第24页，共88页，编辑于2022年，星期六 逻辑地址来源逻辑地址来源 由于访问内存的操作类型不同，由于访问内存的操作类型不同，BIU所使用的逻辑地址来源也不所使用的逻辑地址来源也不同，如表同，如表2-1

24、所示。所示。表表2-1 逻辑地址的来源逻辑地址的来源操作类型操作类型隐含段地址隐含段地址替换段地址替换段地址偏移地址偏移地址(offset)取指令取指令CS无无IP堆栈操作堆栈操作SS无无SPBP为间址为间址SSCS,DS,ES有效地址有效地址EA存取变量存取变量DSCS,ES,SS有效地址有效地址EA源字符串源字符串DSCS,ES,SSSI目标字符串目标字符串ES无无DI第25页，共88页，编辑于2022年，星期六图图2-6 存储单元寻址示意图存储单元寻址示意图IPCSSI，DI或或BXDSSP或或BPSS代码段代码段数据段数据段堆栈段堆栈段图图2-6是段寄存器与其它寄存器组合寻址存储单元的

25、示意图是段寄存器与其它寄存器组合寻址存储单元的示意图第26页，共88页，编辑于2022年，星期六 8086系统中，系统中，1MB的存储空间分成两个存储体：的存储空间分成两个存储体：偶地址偶地址存储体和奇地址存储体存储体和奇地址存储体，各为，各为512KB，示意图如图，示意图如图2-7所示。对所示。对于任何一个存储体，只需要用于任何一个存储体，只需要用19位地址码位地址码A19A1就够了，最低就够了，最低地址码地址码A0用于区分当前访问哪一个存储体。用于区分当前访问哪一个存储体。当当A0=0时，表示访问偶地址存储体，偶地址存储体与数据时，表示访问偶地址存储体，偶地址存储体与数据总线低总线低8位相

26、连，从低位相连，从低8位数据总线读位数据总线读/写一个字节。写一个字节。当当A0=1表示访问奇地址存储体。表示访问奇地址存储体。8086系统设置一个高位有效控制信号。系统设置一个高位有效控制信号。与与A0相互配合使得相互配合使得CPU可以访问两个存储体中的一个字节。可以访问两个存储体中的一个字节。8086内存的分体结构及访问方法内存的分体结构及访问方法第27页，共88页，编辑于2022年，星期六1587000001H0000000003H0000200005H000042201=FFFFFFFFFE=2202512K8位位奇地址奇地址存储体存储体(A0=1)512K8位位偶地址偶地址存储体存储

27、体(A0=0)图图2-7 内存分体结构示意图内存分体结构示意图第28页，共88页，编辑于2022年，星期六表表2-2 和和A0组合及操作组合及操作A0操作功能操作功能总线总线使用情况使用情况00同时访问两个存储体，从偶地址开始读同时访问两个存储体，从偶地址开始读/写写一个字一个字AD15AD001只访问奇地址存储体，读只访问奇地址存储体，读/写高字节信息写高字节信息AD15AD810只访问偶地址存储体，读只访问偶地址存储体，读/写低字节信息写低字节信息AD7AD011误操作误操作第29页，共88页，编辑于2022年，星期六两个存储体与两个存储体与CPU总线之间的连接如图总线之间的连接如图2-8

28、所示。奇地址存储体的片选端受控于所示。奇地址存储体的片选端受控于信号，偶地址存储体的片选端受控于地址线信号，偶地址存储体的片选端受控于地址线A0。内存中存放的信息称为存储单元的内容，例如，存储单元内存中存放的信息称为存储单元的内容，例如，存储单元00100H中的内容为中的内容为34H，表示为表示为(00100H)=34H。一个字在内存中按相邻两个字节存放，一个字在内存中按相邻两个字节存放，存入时以低位字节在低地址，高位字节存入时以低位字节在低地址，高位字节在高地址的次序存放，在高地址的次序存放，字单元的地址以低位地址表示。字单元的地址以低位地址表示。一个字可以从偶地址开始存放，也可以从奇地址开

29、始存放，一个字可以从偶地址开始存放，也可以从奇地址开始存放，8086CPU访访问内存时，都是以字为单位进行的，并从偶地址开始。这种存放方式也称作问内存时，都是以字为单位进行的，并从偶地址开始。这种存放方式也称作“对准存放对准存放”。当当CPU读读/写一个字时，如果字单元地址从偶地址开始，那么只需要访问一次内写一个字时，如果字单元地址从偶地址开始，那么只需要访问一次内存；如果字单元地址从奇地址开始，那么存；如果字单元地址从奇地址开始，那么CPU需要两次访问内存，第一次取奇地址上数据需要两次访问内存，第一次取奇地址上数据(偶地址偶地址8位数据被忽略位数据被忽略)，第二次取偶地址上数据，第二次取偶地

30、址上数据(奇地址奇地址8位数据被忽略位数据被忽略)。因此，为了加快程序运行速度，编程时要采用因此，为了加快程序运行速度，编程时要采用“对准存放对准存放”的方式。的方式。第30页，共88页，编辑于2022年，星期六第31页，共88页，编辑于2022年，星期六 00000H003FFH：存放：存放中断向量表（详见中断向量表（详见2.3.2），每个中，每个中断向量占断向量占4个字节，前个字节，前2个字节存放中断处理服务程序入口的偏个字节存放中断处理服务程序入口的偏移地址，后移地址，后2个字节存放中断处理服务程序入口的段地址个字节存放中断处理服务程序入口的段地址。因。因此此1KB区域可以存放区域可以存

31、放256个个中断服务程序的入口地址。中断服务程序的入口地址。B0000HB0FFFH：单色显示器的视频缓冲区，存放单色：单色显示器的视频缓冲区，存放单色显示器当前屏幕显示字符所对应的显示器当前屏幕显示字符所对应的ASCII码及其属性。码及其属性。B8000HBBFFFH：彩色显示器的视频缓冲区，存放彩色：彩色显示器的视频缓冲区，存放彩色显示器当前屏幕像素点所对应的代码显示器当前屏幕像素点所对应的代码 。FFFF0HFFFFFH：存放一条无条件转移指令，使系统：存放一条无条件转移指令，使系统在上电或复位时，自动跳转到系统的初始化程序。这个区域被在上电或复位时，自动跳转到系统的初始化程序。这个区域

32、被包含在系统的包含在系统的ROM范围内，在范围内，在ROM中驻留着系统的基本中驻留着系统的基本I/O系系统程序，即统程序，即BIOS。专用和保留的存储器单元专用和保留的存储器单元第32页，共88页，编辑于2022年，星期六 8086微处理器和外部设备之间是通过微处理器和外部设备之间是通过I/O接口电路进行联接口电路进行联系，以达到相互间传输信息的目的，每个系，以达到相互间传输信息的目的，每个I/O接口都有一个端接口都有一个端口或几个端口。口或几个端口。端口（详见端口（详见6.1.1）：）：是指是指I/O接口电路中供接口电路中供CPU直接存取访问直接存取访问的那些的那些寄存器寄存器或某些特定电路

33、。或某些特定电路。端口地址：端口地址：一个一个I/O接口包括若干个端口接口包括若干个端口，如数据、命令、状态、，如数据、命令、状态、方式端口等，微机系统要为每个端口分配一个地址号，称为方式端口等，微机系统要为每个端口分配一个地址号，称为端口端口地址地址。各个端口地址和存储单元地址一样，应具有唯一性。各个端口地址和存储单元地址一样，应具有唯一性。8086的的I/O组织组织第33页，共88页，编辑于2022年，星期六CPUI/O设备设备译译码码数据端口数据端口状态端口状态端口控制端口控制端口DBABCB一个典型的一个典型的I/O接口（结合课本接口（结合课本P188）补补 充充 知知 识识第34页，

34、共88页，编辑于2022年，星期六8086微处理器用地址总线的低微处理器用地址总线的低16位作为对位作为对8位位I/O端口的寻址线，可访问的端口的寻址线，可访问的8位位I/O端口有端口有65536个；两个个；两个编号相邻的编号相邻的8位端口可以组成一个位端口可以组成一个16位的端口。一个位的端口。一个8位的位的I/O设备既可以连接在数据总线的高设备既可以连接在数据总线的高8位上，也可位上，也可以连接在数据总线的低以连接在数据总线的低8位上。位上。微机系统的微机系统的I/O端口有以下两种编址方式端口有以下两种编址方式：统一编址（如单片机）。统一编址（如单片机）。独立编址（如独立编址（如8086）

35、。）。8086的的I/O组织（续）组织（续）第35页，共88页，编辑于2022年，星期六统一编址也称统一编址也称“存储器映射方式存储器映射方式”（Memory Mapped）。在这）。在这种编址方式下，种编址方式下，端口和存储单元统一编址端口和存储单元统一编址，即将，即将I/O端口地址置于端口地址置于1MB的存储器空间中，在整个存储空间中划出一部分空间给外设端口，的存储器空间中，在整个存储空间中划出一部分空间给外设端口，把它们看作存储器单元对待，见图把它们看作存储器单元对待，见图2-9（a）。）。CPU访问存储器的各种寻址方式都可用于寻址端口，访问端访问存储器的各种寻址方式都可用于寻址端口，访

36、问端口和访问存储器的指令在形式上完全一样。口和访问存储器的指令在形式上完全一样。统一编址的主要优点是无需专门的统一编址的主要优点是无需专门的I/O指令指令，对端口操作的指，对端口操作的指令类型多，简化了指令系统的设计。不仅可以对端口进行数据传令类型多，简化了指令系统的设计。不仅可以对端口进行数据传送，还可以对端口内容进行算术送，还可以对端口内容进行算术/逻辑运算和移位等操作，端口操逻辑运算和移位等操作，端口操作灵活，有比较大的编址空间。作灵活，有比较大的编址空间。缺点是端口占用存储器的地址空间缺点是端口占用存储器的地址空间，使存储器容量更加紧张，同时，使存储器容量更加紧张，同时端口指令的长度增

37、加，执行时间较长，端口地址译码器较复杂。端口指令的长度增加，执行时间较长，端口地址译码器较复杂。统一编址统一编址第36页，共88页，编辑于2022年，星期六独立编址也称独立编址也称“I/O映射方式映射方式”（I/O Mapped）。这种方式的）。这种方式的端口端口单独编址构成一个单独编址构成一个I/O空间，不占用存储器地址空间，不占用存储器地址，故称，故称“独立编址独立编址”方方式，见图式，见图2-9（b）。）。CPU设置了设置了专门的输入和输出指令专门的输入和输出指令（IN和和OUT）来访问端口。）来访问端口。在采用独立编址方式时，在采用独立编址方式时，CPU提供控制信号提供控制信号M/IO

38、区别是寻址内存还区别是寻址内存还是是I/O端口。端口。8086微处理器在执行访问存储器指令时，微处理器在执行访问存储器指令时，M/IO信号为高电平，信号为高电平，通知外部电路通知外部电路CPU访问存储器，当访问存储器，当8086微处理器执行输入微处理器执行输入/输出指令时，而输出指令时，而M/IO为低电平，表明为低电平，表明CPU在访问在访问I/O端口。端口。在这种方式下，端口所需的地址线较少，地址译码器较简单，采用专用的在这种方式下，端口所需的地址线较少，地址译码器较简单，采用专用的I/O指令，执行时间少，指令长度短。端口操作指令形式上与存储器操指令，执行时间少，指令长度短。端口操作指令形式

39、上与存储器操作指令有明显区别，作指令有明显区别，优点是程序编制与阅读较清晰优点是程序编制与阅读较清晰。缺点是缺点是输入输出指令类输入输出指令类别少，一般别少，一般只能进行传送操作只能进行传送操作。独立编址独立编址第37页，共88页，编辑于2022年，星期六图图2-9 内存映射与内存映射与I/O映射编址映射编址 (a)统一编址；统一编址；(b)独立编址独立编址FFFFFH00000 H内存空间内存空间供供I/O接接口使用口使用I/O空间空间I/O端口端口0I/O端口端口1I/O端口端口N64KB系统各系统各I/O端口配置地址端口配置地址（a）FFFFFH00000 H内存空间内存空间1MBI/O

40、端口端口0I/O端口端口1I/O端口端口N64KB系统各系统各I/O端口配置地址端口配置地址（b）I/O空间空间FFFFH0000 H第38页，共88页，编辑于2022年，星期六2.2 8086/8088CPU时序及引脚功能时序及引脚功能 2.2.1 8086 CPU 时序的概念时序的概念 时钟周期、总线周期和指令周期时钟周期、总线周期和指令周期8086微处理器由外部一片微处理器由外部一片8284A时钟信号发生器提供主频时钟信号发生器提供主频5Mhz的时钟信的时钟信号，在时钟节拍的作用下，号，在时钟节拍的作用下，CPU一步一步顺序执行指令一步一步顺序执行指令。时钟周期时钟周期（Clock Cy

41、cle）：是）：是CPU指令执行时间的刻度，用指令执行时间的刻度，用T表示时钟周表示时钟周期，由计算机主频决定。期，由计算机主频决定。总线周期总线周期（Bus Cycle）：指令执行过程中，访问存储器和访问）：指令执行过程中，访问存储器和访问I/O端口的操端口的操作都统一交给总线完成，每一次访问都称为一个总线周期。（读总线周期和写总作都统一交给总线完成，每一次访问都称为一个总线周期。（读总线周期和写总线周期线周期）在在8086/8088 CPU中，中，每个总线周期至少包含每个总线周期至少包含4个时钟周期个时钟周期（T1T4），习），习惯上将惯上将4个时钟周期分别称为个时钟周期分别称为4个个T状

42、态，即状态，即T1状态、状态、T2状态、状态、T3状态和状态和T4状态状态。一般情况下在总线周期的一般情况下在总线周期的T1状态传送地址，状态传送地址，T2T4状态传送数据。状态传送数据。第39页，共88页，编辑于2022年，星期六 指令周期指令周期（Insttuction Cycle）：CPU每条指令每条指令的执行都由取指令（的执行都由取指令（fetch）、译码（）、译码（decode）执行）执行（excute）等操作组成）等操作组成，CPU从存储器读取并执行从存储器读取并执行一条指令的时间称为指令周期一条指令的时间称为指令周期，一个指令周期由一一个指令周期由一个或几个总线周期组成个或几个总

43、线周期组成，不同指令的指令周期的长，不同指令的指令周期的长短是不同的。短是不同的。时钟周期、总线周期和指令周期（续）时钟周期、总线周期和指令周期（续）第40页，共88页，编辑于2022年，星期六地址地址T1总线周期总线周期T2缓冲缓冲数据数据T3T4T1T2T3T4总线周期总线周期地址地址缓冲缓冲数据数据图图2-10 典型的典型的8086总线周期波形总线周期波形CLK地址地址/数据数据总线总线第41页，共88页，编辑于2022年，星期六在在T1状态状态，CPU往多路复用总线上发出地址信息，以指出要寻址的存储单往多路复用总线上发出地址信息，以指出要寻址的存储单元或外设端口的地址。元或外设端口的地

44、址。在在T2状态状态，CPU从总线上撤销地址，使总线的低从总线上撤销地址，使总线的低16位浮置成高阻状态，为位浮置成高阻状态，为传输数据作准备。传输数据作准备。在在T3状态状态，多路总线的高，多路总线的高4位继续提供状态信息，低位继续提供状态信息，低16位上出现由位上出现由CPU写写出的数据或者出的数据或者CPU从存储器或端口读入的数据。从存储器或端口读入的数据。由于外设或存储器速度较慢，常常不能及时配合由于外设或存储器速度较慢，常常不能及时配合CPU传送数据。这时，外传送数据。这时，外设或存储器会通过设或存储器会通过READY信号线在信号线在T4状态启动之前向状态启动之前向CPU发一个发一个

45、“数据未准数据未准备好备好”信号，于是信号，于是CPU会在会在T3之后插入之后插入1个或多个附加的时钟周期个或多个附加的时钟周期Tw(Wait，等待状态等待状态)。在。在Tw状态，总线和状态，总线和T3状态的信息一样。当指定的存储器或外设完、状态的信息一样。当指定的存储器或外设完、成数据传送时，便在成数据传送时，便在READY线上发出线上发出“准备好准备好”信号，信号，CPU接收到这一信号接收到这一信号后，会自动脱离后，会自动脱离Tw状态而进入状态而进入T4状态。状态。在在T4状态状态，总线周期结束。，总线周期结束。只有在只有在CPU和内存或和内存或I/O接口之间传输数据，以及填充指令队列时，

46、接口之间传输数据，以及填充指令队列时，CPU才才执行总线周期。如果在执行总线周期。如果在1个总线周期之后，不立即执行下一个总线周期，那个总线周期之后，不立即执行下一个总线周期，那么，系统总线就处在空闲状态，此时，执行么，系统总线就处在空闲状态，此时，执行空闲周期空闲周期TI。8086总线周期时序总线周期时序第42页，共88页，编辑于2022年，星期六 空闲周期空闲周期只有在只有在CPU和内存或和内存或I/O接口之间传输数据时，接口之间传输数据时，CPU才执行才执行总线周期，若总线周期，若CPU不执行总线周期（不进行存储器或不执行总线周期（不进行存储器或I/O操操作），则总线接口执行作），则总线

47、接口执行空闲周期空闲周期（一系列的（一系列的TI状态状态）在这些空闲周期，在这些空闲周期，CPU在高位地址线上仍然驱动上一个机在高位地址线上仍然驱动上一个机器周期的状态信息（器周期的状态信息（S6S3）。而数据总线上信号不同。若在上一个总线周期是写周期输而数据总线上信号不同。若在上一个总线周期是写周期输出，则在空转状态，出，则在空转状态，CPU在在AD15AD0上仍输出一个总线周期上上仍输出一个总线周期上要写的数据，直至下一个总线周期的开始。若前一个总线周期是要写的数据，直至下一个总线周期的开始。若前一个总线周期是读周期，则读周期，则AD15AD0在在TI状态处于高阻状态。状态处于高阻状态。在

48、空闲周期中，虽然在空闲周期中，虽然CPU对总线进行空操作，但是对总线进行空操作，但是CPU内内部操作仍然进行，即部操作仍然进行，即EU部件在工作。所以说，部件在工作。所以说，总线空操作是总线空操作是BIU对对EU的等待。的等待。第43页，共88页，编辑于2022年，星期六T1 T2 T3 Tw T4 T1 T2 T3 T4 TI TI T1 T2 T3 Tw Tw T4 TI TI图图2-11 典型的典型的8086总线周期序列总线周期序列TW状态用来等待内存或状态用来等待内存或I/O接口的响应接口的响应在两个总线周期之在两个总线周期之间执行空闲周期间执行空闲周期第44页，共88页，编辑于202

49、2年，星期六8086 CPU芯片采用芯片采用40条引脚条引脚的的双列直插式封装双列直插式封装，外部引脚，外部引脚如图如图2-12，包括，包括16条数据线（外部数据总线），条数据线（外部数据总线），20条地址线条地址线（外部地址总线），（外部地址总线），5条状态线，条状态线，17条输入条输入/输出控制线，加上输出控制线，加上控制信号，电源和地线，芯片所需的引脚比较多，由于制造工控制信号，电源和地线，芯片所需的引脚比较多，由于制造工艺的限制，部分引脚采用了艺的限制，部分引脚采用了分时复用分时复用的方式，即一条引脚有一的方式，即一条引脚有一个以上的用途。个以上的用途。8086/8088CPU有有最小

50、和最大两种工作模式最小和最大两种工作模式，两种方式的选，两种方式的选择是由择是由硬件硬件设定的。设定的。下表说明了最小模式和最大模式特点。下表说明了最小模式和最大模式特点。2.2 8086/8088CPU时序及引脚功能时序及引脚功能 2.2.2 8086 CPU 的工作模式的工作模式第45页，共88页，编辑于2022年，星期六最小模式和最大模式的特点最小模式和最大模式的特点最小模式最小模式最大模式最大模式MN/接接+5VMN/接地接地构成单处理器系统构成单处理器系统构成多处理器系统构成多处理器系统系统控制信号由系统控制信号由CPU提供提供系统控制信号由总线控制器系统控制信号由总线控制器8288