计算机的并行接口全套整合.doc
《计算机的并行接口全套整合.doc》由会员分享,可在线阅读,更多相关《计算机的并行接口全套整合.doc(33页珍藏版)》请在淘文阁 - 分享文档赚钱的网站上搜索。
1、,计算机的并行接口,计算机的并行接口大全IEEE1284信号及脚序 IEEE-1284定义了一对一的异步双向并行接口。其中PC机使用A型接头,DB-25孔型插座,包括17条信号线和8条地线,信号线又分为3组,控制线4条,状态线5条,数据线8条。打印机使用B型接头,为36PIN 0.085inch间距的Champ连接器,称Centronics连接器36PIN Centronics连接器的各脚信号的含义C型:新的Mini-Centronics 36PIN连接器,0.050inch间距,既可用于主机,也可用于外设D型25针和36针Centronics的针脚定义对照:A型、B型、C型连接器的针脚定义对
2、照:4.IEEE1284接口的对接:PC机DB-25与打印机Centronics 36PIN连接器的信号对应关系:PC机边A型(DB-25)与打印机边B 型(Centronics 36PIN)连接器的对接:PC机边A型(DB-25)与打印机边C 型(Mini-Centronics 36PIN)连接器的对接:PC机边C型(Mini-Centronics 36PIN)与打印机边B 型(Centronics 36PIN)连接器的对接:5. IEEE1284硬件接口IEEE-1284定义了2种级别的接口兼容性,Level I 用于产品不需要高速模式,但需要利用反向通道能力的场合;Level II用于长
3、电缆和高速传输率场合。并行接口输出的是TTL标准的逻辑电平,输入信号也要符合TTL标准。这种特性可以使接口容易应用在电子设计中。大部分的PC并行接口能吸收和输出12mA左右的电流,如应用时小于或大于这个值,应使用缓冲电路。为了保持与早期的Centronics 接口兼容,使用OC(open collector)驱动器,使用上拉电阻(pull-up resistor)标准电阻值为2.2k欧或4.7k欧。控制线与状态线仅要求上拉电阻Rp,数据线和Strobe线还要求串联电阻Rs来匹配线路阻抗,调整串联电阻值使其与驱动器的输出阻抗之和等于45欧到55欧的线路阻抗。比如驱动IC输出阻抗为15欧,则需要3
4、3欧的串联电阻。IEEE-1284接口芯片:因为最小输出驱动电压为2.4V, 标准TTL的+5V或低压TTL 的+3.3V的芯片都可以使用。 Fairchild、ST、TI公司都有类似芯片,如74ACT1284、74LVC161284、74LV161284等,还有专用的ESD芯片74F1071等。 6.IEEE1284信号规格表本文参考了以下资料,表示感谢:温正伟原载电子报的资料http:/ckp.made-http:/www.homestead.co.uk/系统分类:接口电路 | 用户分类:信号接口 |标签:并行接口 IEEE-1284 打印机 Centronics D25 |来源:整理 |
5、点击查看原文发表评论 阅读全文(2165) | 回复(0)发表于 2007/12/30 1:45:502 计算机的并行接口(2) 2.IEEE1284定义的5种工作模式为了提高Centronics接口的性能,也要兼容过去的标准,IEEE1284定义了5种工作模式:SPP模式:Standard Parallel Port标准并行接口,也称为Compatibility mode兼容模式, Nibble模式:从PC机到外设8-bit数据线,反向4-bit数据线Byte模式:8-bit双向传输,速率在50KB/s 到150KB/s之间EPP模式:Enhanced Parallel Port增强并行接口
6、,允许任一方向的高速字节传输ECP模式:Extended Capabilities Port扩展功能并行接口,允许PC机发送数据块符合IEEE 1284标准的并口,使用设备ID(Device identification sequence)来实现即插即用(Plug and Play)配置,使并口更易于使用。各种模式都可以使用相同的连接器和电缆连接方式,因硬件和编程方式的不同,传输速度可以从50K Bits/秒到2MB/秒不等。2.1)SPP模式:即传统的Centronics并行接口,所以也称Centronics mode提供基本的信号,包括8-bit数据线,4条控制线(Strobe、Initi
7、alize Printer、Select Printer、Auto Feed line)和5条状态线(Busy、Acknowledge、Select、Paper Empty、Fault),需要三个不同的寄存器来进行数据的读写操作。SPP模式是最基本的工作模式,异步、字节单向传输,数据率在50KB/s 到150KB/s之间。使用AB-cable 电缆可传6米,而使用新的CC-cable 电缆可达10米。基本的SPP 模式的时序如图:当打印机准备好接收数据,设BUSY为低,主机发出有效的数据到数据线,等待至少500ns然后发出STROBE负脉冲持续至少500ns,有效的数据在STROBE上升沿后至
8、少要维持500 ns 。打印机接收数据并设BUSY有效以指示处理数据,当打印机完成数据接收,发出ACK脉冲至少500ns,然后清除BUSY以指示准备好接收下一个字节数据。Centronics标准的握手信号略有不同,nStrobe为最小宽度大于1us的负脉冲,nAck为宽度大于5us的响应负脉冲,由于nAck信号的负脉冲较短,一般不会查询它,而是查询Busy。主机软件通过4步来完成1字节数据通过并口的传输:1. 把有效数据写入数据寄存器2. 检查BUSY状态线,等待其无效(0) 3. 写控制寄存器,使STROBE有效(0)4. 写控制寄存器,使STROBE失效(1)SPP模式要求的最小的建立时间
9、、保持时间和脉冲宽度限制了其性能,考虑到软件的等待时间,IEEE1284最大的数据传输率为150 kbytes/s,而Centronics典型为10 kbytes/s,这对于点阵行式打印机已经足够了,但对于高速的激光打印机就显露出不足。SPP模式下的信号定义:为操作并行口,SPP定义了寄存器,并映射到PC机的I/O空间。寄存器包括了以并口地址为基址的3块连续的寄存器,并口地址常见为3BCH、378H和278H,其中都包括数据、状态和控制寄存器,分别对应数据、状态和控制信号线操作,通常称为数据端口、状态端口和控制端口。打印机卡1的地址常为378H,其中数据口0378H、状态口0379H、控制口0
10、37AH;打印机卡2的地址常为278H,其中数据口0278H、状态口0279H、控制口027AH。支持新的IEEE 1284标准的并口,使用8到16个寄存器,地址为378H or 278H,即插即用(Plug and Play)兼容的的并口适配器也可以重新加载。并口的寄存器定义:数据寄存器:所占用的地址是并行接口的基地址,对应于于接口的29针状态寄存器 :占用的地址是基地址加1,对应于接口的10,11,12,13,15针,是只读寄存器,其中包含一个IRQ中断位(由Ack相反后形成),当有中断发生这个数据位为“0”。 Bit7(引脚11)在输入+5V电平时,数据值为”0”,有反转的特性。控制寄存
11、器 :占用的地址是基地址加2,对应于接口的1,14,16,17针,其中Bit0,Bit1,Bit3有反转的特性。Bit4为IRQ应用,当向Bit4写入“1”时,将使ACK(引脚10)信号反相后成为中断请求IRQ信号,通常为IRQ5或IRQ7。并口使用的3BCH、378H和278H三个基地址几乎都支持SPP、ECP和EPP模式(3BCH这个地址在早期的并口打印机适配器上不支持EPP和ECP模式)。三个不同基地址的地址段如下:一些集成的1284 I/O控制器使用FIFO buffer传输数据称为Fast Centronics或Parallel Port FIFO Mode,也使用SPP协议,但用硬
12、件产生strobe信号来实现控制信号握手,使数据率能超过500KB/s。然而,这不是IEEE 1284定义的标准模式。2.2)Nibble模式:用于从打印机或外部设备得到反向数据的常用方式,Nibble模式利用4条状态线把数据从外设传回电脑。标准的并行口提供5条外设到PC机的信号线,用于指示外设的状态,利用这些信号线,外设可以分2次发送1字节(8-bit)数据,每次发半字节(nibble:4-bit)信息。因为nACK信号一般用来提供外设中断,所以难以把传输的nibble(半字节)信息通过状态寄存器(Status register)合成1字节,需要软件读状态信号并作相应操作来得到正确的字节信息
13、。Nibble模式的数据率为50kbps(6米电缆),使用新型10米CC-cable电缆的数据率为150 kbps。Nibble模式的优势在于具有并口的PC机都可以执行这种方式,但只能用于反向通道为低速率的场合。下表定义了Nibble模式的信号:下图描述了Nibble模式的基本时序Nibble模式数据传输步骤:1. 主机通过设置HostBusy为低表明可以接收数据2. 外设把第一个半字节(nibble)输出到状态线3. 外设设置PtrClk为低指示nibble数据有效4. 主机设置HostBusy为高指示接收到nibble数据,而正在处理5. 外设设置PtrClk为高应答主机6. 重复步骤1到
14、5来接收第二个半字节(nibble)Nibble模式与SPP模式相似,需要软件通过设置和读取并口的控制信号线来实现协议。Nibble模式与SPP模式结合建立完整的双向通道,形成最简单的双向传输方式。从PC机到外设8-bit数据线,反向4-bit数据线,支持单向打印机接口,提供了全速率的前向传输和半速率的反向传输,速率在50KB/s 到150KB/s之间。2.3)Byte模式:在数据线上实现反向传输的方式Byte模式利用数据线把8-bit数据从外设传输到主机。标准并行口的8-bit数据线只能从主机向外设单向传输,需要抑制住控制数据线的驱动器,使数据可以从打印机传到电脑。Byte模式数据传送,一次
15、传送一个字节,与nibble模式下需要的两数据周期不同,速度和由电脑到打印机的一样,在50KB/s 到150KB/s之间,使用新型CC-cable可在10米电缆上达到500kbps。下表定义了Byte模式的信号:Byte模式数据传输步骤:1. 主机通过设置HostBusy为低表明可以接收数据2. 外设把第一个字节(byte)数据输出到数据线3. 外设设置PtrClk为低指示byte数据有效4. 主机设置HostBusy为高指示接收到byte数据,而正在处理5. 外设设置PtrClk为高应答主机6. 重复步骤1到5来接收其他字节(byte)数据下图描述了Byte模式的基本时序制造商首先在IBM
16、PS/2并口上增加了对8-bit数据线的读取能力,实现Byte模式,使之成为双向口,称为扩展并口的Type 1。此外,还提供了Type 2和Type 3,使用DMA方式。在Type 2 和 3的DMA 写数据时,DMA控制器向数据寄存器写数据,而STROBE脉冲自动产生,当从外设收到ACK,发出DMA请求,下一个字节发出。外设可以设置BUSY 来延迟传输。在Type 2 和 3的DMA 读数据时,ACK脉冲产生DMA请求,发起对系统存储器的传输, DMA 控制器读取数据寄存器,STROBE脉冲自动产生。Type 2 和3的 DMA传输依照SPP模式时序进行。虽然IBM定义了Type 2和3方式
17、提高了并口的性能,但只有IBM计算机实现这种功能,缺乏软件来支持这种DMA特性。相比较,EPP和ECP 是种工业标准,为更广泛的硬件和软件制造商支持。2.4)EPP模式:Enhanced Parallel Port增强型并行端口,可实现高速双向数据传输EPP模式由Intel、Xircom, and Zenith Data Systems设计,提供了一个高性能的并行接口,是IEEE1284标准中的一部分,可以和标准并行接口通用,有相同的寄存器映射关系,协议首先由Intel 386SL芯片组(82360 I/O chip)实现。 EPP模式的信号定义EPP模式有一个数据周期和一个地址周期,提供了4
18、种传输周期时序: 1. 数据写周期时序2. 数据读周期时序3. 地址写周期时序4. 地址读周期时序数据周期时序用于在主机和外设间传输数据,地址周期时序用于分配地址、通道、命令和控制信息。EPP 地址写周期:主机首先设置WRITE*,并把地址信号发到数据线上,设置ASTROBE*;外设取消WAIT*,指示已准备接收地址字节;主机然后取消ASTROBE* ;外设在ASTROBE* 上升沿锁存地址数据,然后设置WAIT*,指示准备开始下一周期。EPP 地址读周期:主机取消WRITE*,使数据线处于高阻状态,设置ASTROBE*;外设发地址字节到数据线,取消WAIT*指示地址有效;主机检测到WAIT*
19、取消,读地址,然后取消ASTROBE;外设然后使数据线处于高阻状态,设置WAIT*,指示准备开始下一周期。EPP 数据写周期:主机设置WRITE*,把数据字节发到数据线,设置DSTROBE*;外设取消WAIT*,指示准备接收数据;主机然后取消DSTROBE* ;外设在DSTROBE*上升沿锁存数据,然后设置WAIT*,指示准备开始下一周期。EPP 数据读周期:主机取消WRITE*,使数据线处于高阻状态,设置DSTROBE* ;外设把数据字节发往数据线,取消WAIT*,指示数据有效;主机检测到WAIT*取消,读数据,然后取消DSTROBE*;外设外设然后使数据线处于高阻状态,设置WAIT*,指示
20、准备开始下一周期。EPP模式在3个SPP模式并口寄存器外又定义了5个寄存器, 用于把地址或数据自动发到并口数据线上,然后自动产生地址和数据的选通(strobe)信号。EPP模式的数据、状态和控制寄存器与SPP模式的配置相同。把数据写入Auto Address Strobe寄存器,将把数据发到并口数据线,并伴随自动产生的ASTROBE*低脉冲信号;把数据写入任一Auto Data Strobe寄存器,将把数据发到并口数据线,并伴随自动产生的DSTROBE*低脉冲信号;当一个Auto Data Strobe寄存器在读取, DSTROBE*信号受脉冲控制,返回电平值。EPP寄存器接口:从软件角度看,
21、EPP模式是扩展了SPP的并口寄存器。SPP的并口包括数据Data、状态Status和控制Control 3个寄存器,地址为并口基址(base address)的偏移(offset)。EPP寄存器定义如下:通过产生一个对“base_address+4”的 I/O 写指令,EPP控制器产生需要的数据写(Data_Write)周期的handshake信号和strobes用来传输数据。而对基址(ports 0到 2)的I/O 指令将实现标准并行口的操作,以保证与标准并口的兼容。而对base_address + 3的I/O 操作,会产生地址读写周期。Ports 5到7 的作用在不同硬件中有差别,可用作
22、实现16-bit或32-bit的软件接口,或用作配置寄存器,也可能不使用。标准并口的数据传输需要7个软件步骤,EPP增加了其他的硬件和寄存器,通过单I/O 指令自动产生控制strobes和数据传输的handshaking信号,保证以ISA 总线速度传输,最大数据率为2 Mbytes/s,在其他平台上可能达到10 Mbytes/s 。EPP的微处理器的总线结构使之易于直接与外设硬件通讯。EPP模式还有进一步的块传输能力,使用REP_IO指令,依靠主机适配器的支持。EPP模式数据写时序的步骤:1. 程序对PORT4 (EPP Data Port)执行I/O写周期 2. nWrite信号有效,数据发
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 计算机 并行 接口 全套 整合
限制150内