数字电路逻辑设计 第七章半导体存储器幻灯片.ppt

《数字电路逻辑设计 第七章半导体存储器幻灯片.ppt》由会员分享，可在线阅读，更多相关《数字电路逻辑设计 第七章半导体存储器幻灯片.ppt（66页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、数字电路逻辑设计 第七章半导体存储器第1页，共66页，编辑于2022年，星期六微型计算机中按物理介质不同存储器的分类如图所示：第2页，共66页，编辑于2022年，星期六第七章第七章 半导体存储器半导体存储器 7.1 概述概述 7.2顺序存取存储器（顺序存取存储器（SAM）7.3随机存取存储器（随机存取存储器（RAM）7.4只读存储器（只读存储器（ROM）第3页，共66页，编辑于2022年，星期六7.1 存储器概述存储器概述按材料分类 1)磁介质类软磁盘、硬盘、磁带、2)光介质类CD、DVD、MO、3)半导体介质类SDRAM、EEPROM、FLASH ROM、按功能分类 主要分RAM和ROM两类

2、，不过界限逐渐模糊 RAM:SDRAM,磁盘，ROM:CD,DVD,FLASH ROM,EEPROM1.1.存储器一般概念存储器一般概念讨论学习半导体介质类存储器件的结构功能和使用特点半导体存储器能存储大量二值信息，是数字系统不可缺少的部分半导体存储器能存储大量二值信息，是数字系统不可缺少的部分.第4页，共66页，编辑于2022年，星期六2.存储器分类：RAM(Random Access Memory)随机存取存储器ROM(Read Only Memory)只读存储器随机存取存储器：在运行状态可以随时进行读或写操作RAM信息易失：芯片必须供电才能保持存储的数据SRAM:静态静态RAMDRAM:

3、动态动态RAM只读存储器：通过特定方法写入数据，正常工作时只能读出ROM信息非易失：信息一旦写入，即使断电也不会丢失ROM (工厂掩膜)PROM(一次编程)7.1 存储器概述存储器概述EPROM(可擦除可编程可擦除可编程)双极型MOS型种类种类由制造工艺分由制造工艺分第5页，共66页，编辑于2022年，星期六3.衡量存储器的衡量存储器的主要性能指标主要性能指标：容量：容量：存储单元总数（存储单元总数（bit）存取时间：存取时间：表明存储器工作的表明存储器工作的存储速度存储速度其它：材料、功耗、封装形式等等其它：材料、功耗、封装形式等等7.1 存储器概述存储器概述1K bit=1024 bit=

4、210 bit128M bit=134217728 bit=227 bit字长：字长：一个芯片可以同时存取的比特数一个芯片可以同时存取的比特数1 1位、位、4 4位、位、8 8位、位、1616位、位、3232位等等位等等标称：标称：字数字数位数位数(字长),如如4K84K8位位=2 2121288=2 21515单元（单元（bit）读操作和写操作时序图：存储器的工作时序关系读操作和写操作时序图：存储器的工作时序关系第6页，共66页，编辑于2022年，星期六字数字数字数字数（通常以字节个数为单位）（通常以字节个数为单位）（通常以字节个数为单位）（通常以字节个数为单位）字长字长字长字长(位数位数)

5、（通常以字节为单位）（通常以字节为单位）（通常以字节为单位）（通常以字节为单位）存存储储器器存储容量：存储容量：存储单元总数（存储单元总数（bit）存储单元总数存储单元总数=字数字数位数位数(字长)第7页，共66页，编辑于2022年，星期六 不不同同的的存存储储器器芯芯片片，其其存存储储容容量量是是不不同同的的。例例如如某某一一半半导导体体存存储储器器芯芯片片，共共有有4K4K个个存存储储单单元，每个单元存储元，每个单元存储8位二进制信息，则该芯片的存储容量是位二进制信息，则该芯片的存储容量是4K4K 8bits8bits或或4K字节，简称字节，简称4KB4KB。字节数字节数字节数字节数（4K

6、4K个字节数）个字节数）个字节数）个字节数）字节长字节长字节长字节长B B（一个字节（一个字节（一个字节（一个字节8bits8bits）存存存存储储储储器器器器存储单元总数存储单元总数=字数字数位数位数(字长)=4K 8bits 第8页，共66页，编辑于2022年，星期六7.2顺序存取存储器（顺序存取存储器（SAM）一、一、动态动态CMOS反相器反相器二、二、动态动态CMOS移存单元移存单元三、动态移存器和顺序存取存储器三、动态移存器和顺序存取存储器Sequential Access Memory第9页，共66页，编辑于2022年，星期六一、一、动态动态CMOS反相器反相器由由传传输输门门和和

7、CMOS反反相相器器组组成成。电电路路中中T1、T2栅栅极极的的寄寄生生电电容容C是是存存储储信信息息的的主主要要“元件元件”。MOS管栅电容管栅电容C的暂存作用的暂存作用栅电容栅电容C充电迅速，放电缓慢，因此可以暂存输入信息。若每隔一定时间对充电迅速，放电缓慢，因此可以暂存输入信息。若每隔一定时间对C补充一次电荷，使信号得到补充一次电荷，使信号得到“再生再生”，可长期保持，可长期保持C上的上的1信号，这一操作过程通常称为信号，这一操作过程通常称为“刷新刷新”。CP的周期不能太长，一般应小于的周期不能太长，一般应小于msms。电路结构电路结构图7-2-1 动态CMOS反相器vI+TG1CPCR

8、VDDT2T1vOCP+第10页，共66页，编辑于2022年，星期六二、二、动态动态CMOS移存单元移存单元动态动态CMOS移存单元由两个动态移存单元由两个动态CMOS反相器串接而成。反相器串接而成。当当CP=1=1时，主动态反相器接收信息，从动态反相器保持原存信息；时，主动态反相器接收信息，从动态反相器保持原存信息；CP=0=0时，主动态反相器保持原存时，主动态反相器保持原存信息，从动态反相器随主动态反相器变化。每经过一个信息，从动态反相器随主动态反相器变化。每经过一个CP，数据向右移动一位。，数据向右移动一位。主主从从1 1位位ITG1CPC1VDDT2T1OCPTG2CPC2VDDT4T

9、3CP图7-2-2 动态CMOS移存单元第11页，共66页，编辑于2022年，星期六三、三、动态移存器和顺序存取存储器动态移存器和顺序存取存储器动态移存器动态移存器动态移存器可用动态动态移存器可用动态CMOS移存单元串接而成，主要用来组成顺序存取存储器移存单元串接而成，主要用来组成顺序存取存储器(SAM)。由于需要读出的数据必须在由于需要读出的数据必须在CP的推动下，逐位移动到输出端才可读出，所以存取时间较长，位数越多，的推动下，逐位移动到输出端才可读出，所以存取时间较长，位数越多，最大存取时间越长。最大存取时间越长。0121023串入串入串出串出CPCP1位动态移存单元位动态移存单元图7-2

10、-3 1024位动态移存器示意图第12页，共66页，编辑于2022年，星期六(1)(1)循环刷新循环刷新片选端为片选端为0。只要不断电，信息可在动态中长期保存。只要不断电，信息可在动态中长期保存。(2)(2)边写边读边写边读片选端为片选端为1，写，写/循环为循环为1，且读控制端也为，且读控制端也为1。(3)(3)只读不写，数据刷新只读不写，数据刷新片选端为片选端为1，写，写/循环为循环为0，读控制端为，读控制端为1。先入先出先入先出(FIFO)型型SAM特点：特点：每次对外读每次对外读(或写或写)一个并行的位数据，即一个一个并行的位数据，即一个字字。SAM中的数据字只能按中的数据字只能按“先入

11、先出先入先出”的原则顺序读出。的原则顺序读出。逻辑图逻辑图三、三、动态移存器和顺序存取存储器动态移存器和顺序存取存储器第13页，共66页，编辑于2022年，星期六&1&G20G301024位动态移存器位动态移存器CPCP&O0G40I0&1&G21G311024位动态移存器位动态移存器CPCP&O1G41I1&1&G27G371024位动态移存器位动态移存器CPCP&O7G47I7&写写/循环循环片选片选读读图7-2-4 10248位FIFO型SAMG1(1)循环刷新循环刷新(2)边写边读边写边读(3)只读不写，数据刷新只读不写，数据刷新第14页，共66页，编辑于2022年，星期六图7-2-5

12、 m4位FILO型SAMI/O控制电路控制电路1ENQ0Qm-1 m位位双向双向移存器移存器SL/SRCPG2G1I/O0R/WCPENENI/O3EN111Q0Qm-1 m位位双向双向移存器移存器SL/SRCP先入后出先入后出(FILO)型型SAM写操作：写操作：移移存存器器执执行行右右移移操操作作，由由I/O端端最最先先送送入入的的数数据据存存于于各各移移存存器器的的最最右端。右端。读操作：读操作：移移存存器器执执行行左左移移操操作作，存存于于各各移移存存器器最最左左端端的的数数据据最最先先由由I/O端端读读出。出。第15页，共66页，编辑于2022年，星期六7.3 RAM7.3.1 RA

13、M的基本结构的基本结构7.3.2 RAM芯片介绍芯片介绍7.3.3 RAM容量扩展容量扩展二、二、RAM的存储单元（的存储单元（SRAM、DRAM）一、一、RAM的结构框图的结构框图一、一、字长（位数）的扩展字长（位数）的扩展二、二、字数的扩展字数的扩展第16页，共66页，编辑于2022年，星期六存储矩阵存储矩阵输入输入/输出控制电路输出控制电路 地地址址译译码码器器数据输入数据输入/输出输出地地址址输输入入控制信号输入控制信号输入(CS、R/W)地址译码器：地址译码器：对外部输入的地址码进行译码，对外部输入的地址码进行译码，唯一地选择存储矩阵中的一个存储单元唯一地选择存储矩阵中的一个存储单元

14、输入输入/输出控制电路：输出控制电路：对选中的存储单元进行对选中的存储单元进行读出或写入数据的操作读出或写入数据的操作存储矩阵：存储矩阵：存储器中各个存储单元的有序排列存储器中各个存储单元的有序排列7.3.1 RAM的结构的结构一、一、RAM的结构框图的结构框图第17页，共66页，编辑于2022年，星期六7.3.1 RAM的结构的结构A0Ai行行地地址址译译码码器器.列地址译码器列地址译码器Ai+1An-1存储矩阵存储矩阵读读写写控控制制电电路路CSR/WI/O地址输入地址输入控制输入控制输入数据输入数据输入/输出输出三组输入信号：三组输入信号：地址输入、控制输入和数据输入地址输入、控制输入和

15、数据输入一组输出信号：一组输出信号：数据输出数据输出大容量大容量RAM数据输入输出合为双向端口数据输入输出合为双向端口第18页，共66页，编辑于2022年，星期六存储单元数量多，将存储单元排列成矩阵形式（存储器阵列）存储单元数量多，将存储单元排列成矩阵形式（存储器阵列）,阵列中各单元的选择称为地址译码阵列中各单元的选择称为地址译码A0A1A2A3A4A5A6A7CS0CS1 CS255地地址址译译码码器器存存储储器器阵阵列列01255A0A1A2A3CSX0CSX1CSX15行行地地址址译译码码器器列地址译码器列地址译码器A4A5A6A7CSY0CSY1CSY15011516173124024

16、1255单译码单译码:n位地址构成位地址构成 条地址线。若条地址线。若n=10，则有，则有1024条地址线条地址线行列（双）译码行列（双）译码:将地址分成两部分，分别由行译码器和列译码器共同译码将地址分成两部分，分别由行译码器和列译码器共同译码,其输出为其输出为存储矩阵的行列选择线，由它们共同确定欲选择存储矩阵的行列选择线，由它们共同确定欲选择 的地址单元。的地址单元。地址译码地址译码第19页，共66页，编辑于2022年，星期六1地地址址译译码码器器:将将寄寄存存器器地地址址对对应应的的二二进进制制数数译译成成有有效效的的行行选选信信号号和和列列选选信信号号，从从而而选选中中该该存存储单元。储

17、单元。例如，输入地址码例如，输入地址码A9A8A7A6A5A4A3A2A1A0=0000000001，则行选线，则行选线 X11、列选线、列选线Y01，选中第，选中第X1行第行第Y0列的那个存储单元。列的那个存储单元。采用双译码结构采用双译码结构:共有共有10条地址线。条地址线。行行地地址址译译码码器器：5输输入入32输输出出，输输入入为为A0、A1、A4，输输出出为为X0、X1、X31；列列地地址址译译码码器器：5输输入入32输输出出，输输入入为为A5、A6、A9，输输出出为为Y0、Y1、Y31。1条条行选择线行选择线用来选用来选1个字或者个字或者1个字节，而个字节，而1条条列选列选择线择线

18、用来选用来选1个数位。应此，行选择线也叫个数位。应此，行选择线也叫字线字线，列，列选择线也叫选择线也叫位线位线。第20页，共66页，编辑于2022年，星期六 2.存储矩阵存储矩阵图图中中，1024个个字字排排列列成成3232的矩阵。的矩阵。为为了了存存取取方方便便，给给它它们们编编上号。上号。32行行编编号号为为X0、X1、X31，32列列编编号号为为Y0、Y1、Y31。这这样样每每一一个个存存储储单单元元都都有有了了一一个个固固定定的的编编号号，称为地址。称为地址。第21页，共66页，编辑于2022年，星期六8根列地址选根列地址选择线择线32根行地址根行地址选择线选择线1024个存储单元，排

19、成个存储单元，排成3232的矩阵的矩阵7.3.1 RAM的结构的结构图中的每个地址译码选通时有四个存储单元同时输入输出；存储器容量为图中的每个地址译码选通时有四个存储单元同时输入输出；存储器容量为256字字4位位1024bit存储器存储矩阵结构存储器存储矩阵结构第22页，共66页，编辑于2022年，星期六 3.片选及输入片选及输入/输出控制电路输出控制电路 当当选选片片信信号号CS1时时，G5、G4输输出出为为0，三三态态门门G1、G2、G3均均处处于于高高阻阻状状态态，I/O端与存储器内部完全隔离，存储器禁止读端与存储器内部完全隔离，存储器禁止读/写操作，即不工作。写操作，即不工作。当当CS

20、0时时，芯芯片片被被选选通通：当当R/W1时时，G5输输出出高高电电平平，G3被被打打开开，被被选选中中的的单单元元所所存存储储的的数数据据出出现现在在I/O端端，存储器执行读操作；存储器执行读操作；当当R/W 0时时，G4输输出出高高电电平平，G1、G2被被打打开开，此此时时加加在在I/O端端的的数数据据以以互互补补的的形形式式出出现现在在内内部部数数据据线线上上，存存储器执行写操作。储器执行写操作。第23页，共66页，编辑于2022年，星期六从从RAM的结构再看的结构再看RAM指标的意义：指标的意义：容量：指存储矩阵的大小，即阵列中所有存储单元的总数容量：指存储矩阵的大小，即阵列中所有存储

21、单元的总数字数字数2n：指地址单元的总数为：指地址单元的总数为2n，n为为RAM外部地址线的外部地址线的 根数根数字长：指每个地址单元中的数据位数；也即是每次寻址后字长：指每个地址单元中的数据位数；也即是每次寻址后 从存储器中读出（或写入）的数据位数从存储器中读出（或写入）的数据位数7.3.1 RAM的结构的结构存储容量字数（存储容量字数（2n）字长（数据位数）字长（数据位数）第24页，共66页，编辑于2022年，星期六 1 1、静态静态MOS RAM（SRAM）基本基本RS触发器触发器本单元控制门本单元控制门列存储单元公用的控制门列存储单元公用的控制门7.3.1 RAM的结构的结构二、二、R

22、AMRAM存储单元存储单元第25页，共66页，编辑于2022年，星期六二二.RAM存储单元存储单元Xi=1，T5、T6导通，触发器与位线接通Xi=0，T5、T6截止，触发器与位线截止，触发器与位线隔离隔离Yj=1，T7、T8均导通，触发器的输出均导通，触发器的输出才与数据线接通，该单元才能通过数据线才与数据线接通，该单元才能通过数据线传送数据传送数据来自行地址译码来自行地址译码器的输出器的输出来自列地址译码来自列地址译码器的输出器的输出7.3.1 RAM的结构的结构1 1、静态静态MOS RAM（SRAM）第26页，共66页，编辑于2022年，星期六 2 2、动态动态MOS RAM（DRAM）

23、二、二、RAM存储单元存储单元DRAMDRAM存储数据原理：存储数据原理：基于基于MOS管栅极电容的电荷存储效应管栅极电容的电荷存储效应DRAMDRAM三个工作过程：三个工作过程：写入数据写入数据 读出数据读出数据 刷新数据刷新数据存储数据的电容存储数据的电容存储单元存储单元写入数据的控写入数据的控制门制门读出数据的控读出数据的控制门制门写入刷新控制写入刷新控制电路电路来自行地址译码器来自行地址译码器的输出的输出来自列地址译码器的来自列地址译码器的输出输出7.3.1 RAM的结构的结构第27页，共66页，编辑于2022年，星期六 写入数据写入数据:若若DI0，电容充电；，电容充电；若若DI1，

24、电容放电。，电容放电。当当Xi Yj 0时，写入的数据由时，写入的数据由C保保存。存。R/W=0,G1开通，开通，G2被封锁，输入数据被封锁，输入数据DI经经G3反相，被反相，被存入电容存入电容C中。中。&DRAM工作描述工作描述7.3.1 RAM的结构的结构第28页，共66页，编辑于2022年，星期六 读位线信号分两路，一路经读位线信号分两路，一路经T5 由由DO 输出输出；另一路经另一路经G2、G3、T1对存储单元刷新。对存储单元刷新。R/W=1,G2开通，开通，G1被封锁，被封锁，读出数据读出数据:若若C上充有上充有电荷且使电荷且使T2导通，则读位线获得低电平，导通，则读位线获得低电平，

25、输出数据输出数据0；反之，；反之，T2截止，输出数据截止，输出数据1。&DRAM工作描述工作描述7.3.1 RAM的结构的结构第29页，共66页，编辑于2022年，星期六若读位线为低电平，经过若读位线为低电平，经过G3反相后为高电反相后为高电平，对电容平，对电容C充电；充电；刷新数据刷新数据:&若读位线为高电平，经过若读位线为高电平，经过G3反相后为低反相后为低电平，电容电平，电容C放电；放电；当当R/W=1,且且Xi=1时，时，C上的数据经上的数据经T2、T3到达到达“读读”位线，然位线，然后经写入刷新控制电路对存储单元刷新后经写入刷新控制电路对存储单元刷新此时此时,Xi有效的整个一行存储单

26、元被刷新。由于列选择线有效的整个一行存储单元被刷新。由于列选择线Yj无效，因此数据不被无效，因此数据不被读出读出DRAM工作描述工作描述7.3.1 RAM的结构的结构第30页，共66页，编辑于2022年，星期六利用触发器保存数据利用触发器保存数据写入时在写入时在D D和和/D/D上加上反相信号，引起触发器的翻转即可上加上反相信号，引起触发器的翻转即可数据读出非破坏性，一次写入，可以反复读出数据读出非破坏性，一次写入，可以反复读出存储单元占用管元多，每比特面积大、功耗高存储单元占用管元多，每比特面积大、功耗高动态存储单元动态存储单元利用栅级电容上的存储电荷保存数据利用栅级电容上的存储电荷保存数据

27、写入过程是给电容充电或放电的过程写入过程是给电容充电或放电的过程破坏性读出破坏性读出存储单元管元少、面积小、功耗低、利于海量存储存储单元管元少、面积小、功耗低、利于海量存储需要刷新时序控制需要刷新时序控制存储单元特点比较：存储单元特点比较：静态存储单元静态存储单元7.3.1 RAM的结构的结构第31页，共66页，编辑于2022年，星期六1.SRAM芯片芯片M6264：地址线地址线13根（根（A12A0），数据线），数据线8根（根（DQ7DQ0）容量为：容量为：8192字字8位（常称为位（常称为8K 8）MCM6264功能框图功能框图7.3.2 RAM产品介绍产品介绍第32页，共66页，编辑于2

28、022年，星期六M6264内部结构和外引脚内部结构和外引脚7.3.2 RAM产品介绍产品介绍第33页，共66页，编辑于2022年，星期六123456789181716151413121110A2A1A0A3A4A5A6A7A8A9CSGNDVCCD3D2D1D0R/WRAM 21142.SRAM芯片：芯片：2114地址线地址线10根，数据线根，数据线4根根容量为：容量为：1024字字4位（位（1K 4）7.3.2 RAM产品介绍产品介绍第34页，共66页，编辑于2022年，星期六7.3.3 RAM的容量扩展的容量扩展1位扩展位扩展:位数扩展利用芯片的并联方式实现位数扩展利用芯片的并联方式实现用

29、用8片片1024（1K）1位位RAM构成的构成的10248位位RAM系统。系统。第35页，共66页，编辑于2022年，星期六2字扩展字扩展例：例：用用8片片1K8位位RAM构成的构成的8K8位位RAM。第36页，共66页，编辑于2022年，星期六只读存储器只读存储器ROM一旦有了信息，就不能轻易改变，也不会在掉电时丢一旦有了信息，就不能轻易改变，也不会在掉电时丢失，它们在计算机系统中是只供读出的存储器。失，它们在计算机系统中是只供读出的存储器。ROMROM器件有两个显著的优点：器件有两个显著的优点：1 结构简单，所以位密度比可读结构简单，所以位密度比可读/写存储器高。写存储器高。2 具有非易失

30、性，所以可靠性高。具有非易失性，所以可靠性高。ROM器件只能用在不需要经常对信息进行修改和写入的地方。计算机系器件只能用在不需要经常对信息进行修改和写入的地方。计算机系统中，统中，ROM模块中常常用来存放系统启动程序和参数表，也用来模块中常常用来存放系统启动程序和参数表，也用来存放常驻内存的监控程序或者操作系统的常驻内存部分，甚至还存放常驻内存的监控程序或者操作系统的常驻内存部分，甚至还可以用来存放字库或者某些语言的编译程序及解释程序。可以用来存放字库或者某些语言的编译程序及解释程序。7.4 只读存储器只读存储器(ROM)第37页，共66页，编辑于2022年，星期六（2）一一次次性性可可编编程

31、程ROM（PROM）。出出厂厂时时，存存储储内内容容全全为为1（或或全全为为0），用用户户可根据自己的需要编程，但只能编程一次。可根据自己的需要编程，但只能编程一次。7.4 只读存储器只读存储器(ROM)一一 ROM的分类的分类按照数据写入方式特点不同，按照数据写入方式特点不同，ROM可分为以下几种：可分为以下几种：（1）固定）固定ROM。厂家把数据写入存储器中，用户无法进行任何修改。厂家把数据写入存储器中，用户无法进行任何修改。（3）光可擦除可编程）光可擦除可编程ROM（EPROM）。）。其内容可通过紫外线照射而被擦除，可多次编程。适合于系统开发时使用。其内容可通过紫外线照射而被擦除，可多次

32、编程。适合于系统开发时使用。（5）快快闪闪存存储储器器（Flash Memory）。也也是是采采用用浮浮栅栅型型MOS管管，存存储储器器中中数数据据的的擦擦除除和和写写入入是是分分开开进进行行的的，数数据据写写入入方方式式与与EPROM相同，一般一只芯片可以擦除相同，一般一只芯片可以擦除/写入写入100万次以上。万次以上。（4）电电可可擦擦除除可可编编程程ROM（E2PROM）。也也是是采采用用浮浮栅栅技技术术生生产产的的可可编编程程ROM，但但是是构构成成其其存存储储单单元元的的是是隧隧道道MOS管管，是是用用电电擦擦除除，并并且且擦擦除除的的速速度度要要快快的的多多（一一般般为为毫毫秒秒数

33、数量量级级）。E2PROM的的电电擦擦除除过过程程就就是是改改写写过过程程，它它具具有有ROM的非易失性，又具备类似的非易失性，又具备类似RAM的功能，可以随时改写（可重复擦写的功能，可以随时改写（可重复擦写1万次以上）。万次以上）。第38页，共66页，编辑于2022年，星期六二二ROM的结构及工作原理的结构及工作原理1.ROM的内部结构的内部结构由由地址译码器、存储矩阵地址译码器、存储矩阵和和输出电路输出电路组成。组成。1条条行选择线行选择线用来选用来选1个字或者个字或者1个字节，而个字节，而1条条列选择线列选择线用来选用来选1个数位。个数位。应此，行选择线也叫应此，行选择线也叫字线字线，列

34、选择线也叫，列选择线也叫位线位线。第39页，共66页，编辑于2022年，星期六2.ROM的基本工作原理：的基本工作原理：由地址译码器由地址译码器和或门存储矩阵组成。和或门存储矩阵组成。例：存储容量为例：存储容量为44的的ROM0 1 0 11 0 1 00 1 1 11 1 1 0D3 D2 D1 D0 存存 储储 内内 容容0 00 11 01 1A1 A0 地地 址址ROM真值表真值表第40页，共66页，编辑于2022年，星期六3、二极管固定、二极管固定ROM举例举例（1）电路组成：）电路组成：由二极管与门和由二极管与门和或门构成。或门构成。与门阵列组成与门阵列组成译码器，或门译码器，或门

35、阵列构成存储阵列构成存储阵列。阵列。该存储矩阵由该存储矩阵由16个存储单元组成个存储单元组成,每个十字交每个十字交叉点代表一个存储单元叉点代表一个存储单元,交叉处交叉处有二极管的单有二极管的单元元,代表存储数据代表存储数据1;无二极管的单元无二极管的单元,代表存储数代表存储数据据0.其存储容量是其存储容量是44位。位。第41页，共66页，编辑于2022年，星期六（2）输出信号表达式）输出信号表达式与门阵列输出表达式：与门阵列输出表达式：或门阵列输出表达式：或门阵列输出表达式：第42页，共66页，编辑于2022年，星期六（3）ROM存储内容的真值表存储内容的真值表与门阵列输出表达式：与门阵列输出

36、表达式：或门阵列输出表达式：或门阵列输出表达式：地地 址址存存 储储 内内 容容A1 A0 D3 D2 D1 D0 0 00 11 01 10 1 0 11 0 1 00 1 1 11 1 1 0分析表明：在该分析表明：在该ROM中固中固定存储了字长为定存储了字长为4位的位的4个字，个字，需要时可按地址提取。需要时可按地址提取。这个存储矩阵实际上就是由4个或门组成的二极管编码器，所以ROM存储矩阵是组合电路，RAM存储矩阵是时序电路第43页，共66页，编辑于2022年，星期六编程前的编程前的PROM存储存储矩阵矩阵字线字线位线位线二极管二极管PROM的结构示意图的结构示意图7.4 只读存储器（

37、只读存储器（ROM）4.PROM的存储单元的存储单元第44页，共66页，编辑于2022年，星期六编程后的编程后的PROM地地 址址A1A0D3D2D1D0内内 容容0001011110001101101101017.4 只读存储器（只读存储器（ROM）第45页，共66页，编辑于2022年，星期六【解解】（1）写出各函数的标准与或表达式：）写出各函数的标准与或表达式：按按A、B、C、D顺序排列变量，将顺序排列变量，将Y1、Y2、Y4扩展成为四变量逻辑函数。扩展成为四变量逻辑函数。1、实现任意组合逻辑函数、实现任意组合逻辑函数【例例1】试用试用ROM实现下列函数：实现下列函数：三三 ROM的应用：

38、的应用：第46页，共66页，编辑于2022年，星期六（2）选用）选用164位位ROM，画存储矩阵连线图：（阵列图），画存储矩阵连线图：（阵列图）第47页，共66页，编辑于2022年，星期六用ROM实现逻辑函数一般步骤：根据逻辑函数的输入、输出变量数目，确定ROM的容量，选择合适的ROM。写出逻辑函数的最小项表达式，画出ROM的阵列图。根据阵列图对ROM进行编程。第48页，共66页，编辑于2022年，星期六1.特点：特点：与阵列固定与阵列固定、或阵列可编程或阵列可编程2.应用：应用：存储器存储器 实现任意组合逻辑函数实现任意组合逻辑函数 与阵列固定与阵列固定最小项最小项 或阵列可编程的器件或阵列

39、可编程的器件最小项的和项最小项的和项最小项表达式最小项表达式2 2、可编程只读存储器、可编程只读存储器PROMPROM第49页，共66页，编辑于2022年，星期六例：例：下图是一个下图是一个8（字线）（字线）4（数据）的存储器数据阵列图。（数据）的存储器数据阵列图。3-8线译码器线译码器84存储单元矩阵存储单元矩阵输出缓冲器输出缓冲器地址码输入端地址码输入端数据输出端数据输出端字线字线 由地址译码器选中不同的字线，被选中字线上的四位数据通过输出缓冲器输出。由地址译码器选中不同的字线，被选中字线上的四位数据通过输出缓冲器输出。如当地址码如当地址码A2A1A0000时，字线时，字线P01，将字线，

40、将字线P0上的存储单元存储的数据上的存储单元存储的数据0000输出，即输出，即D0D30000。00010 0 0 0存储容量：字数存储容量：字数位数位数 2n m第50页，共66页，编辑于2022年，星期六存储器与存储器与PROM阵列对应关系阵列对应关系输入地址信号为电路的输入逻辑变量。输入地址信号为电路的输入逻辑变量。地址译码器产生地址译码器产生2n个字线为固定与阵列产生个字线为固定与阵列产生2n个乘积项。个乘积项。存储矩阵为或阵列把乘积存储矩阵为或阵列把乘积项组合成项组合成m个逻辑函数输出。个逻辑函数输出。2 2、用可编程只读存储器、用可编程只读存储器PROMPROM实现逻辑函数实现逻辑

41、函数第51页，共66页，编辑于2022年，星期六例例2：试用适当容量的试用适当容量的PROM实现两个两位二进制数比较的比较器。实现两个两位二进制数比较的比较器。（1）设两个两位二进制数分别为）设两个两位二进制数分别为A1A0和和B1B0，当当A1A0大于大于B1B0时，时，F11 当当A1A0等于等于B1B0时，时，F21 当当A1A0小于小于B1B0时，时，F31由此列出了两位二进制数比较结果的输入输出对照表。由此列出了两位二进制数比较结果的输入输出对照表。2 2、用可编程只读存储器、用可编程只读存储器PROMPROM实现逻辑函数实现逻辑函数第52页，共66页，编辑于2022年，星期六根据表

42、可写出输出逻辑函数的最小项表达式为：根据表可写出输出逻辑函数的最小项表达式为：F1 m（4,8,9,12,13,14）F2 m（0,5,10,15）F3 m（1,2,3,6,7,11）第53页，共66页，编辑于2022年，星期六（2）把）把A1A0和和B1B0作为作为PROM的输入信号，的输入信号，F1、F2和和F3为或阵列的输出。为或阵列的输出。4个地址进行全译码，产生个地址进行全译码，产生16个个乘积项。乘积项。0.163个输出产生个输出产生3个乘积项之和个乘积项之和函数。函数。（3）选用）选用PROM的容量的容量163位可满足要求。位可满足要求。一般一般PROM输入地址线较多，容量也较输

43、入地址线较多，容量也较大，又因为大，又因为PROM的与阵列固定，必须进行的与阵列固定，必须进行全译码，产生全部的最小项。全译码，产生全部的最小项。实际上，大多数组合逻辑函数的最小项实际上，大多数组合逻辑函数的最小项不超过不超过40个，使得个，使得PROM芯片的面积利用率不芯片的面积利用率不高，功耗增加。高，功耗增加。第54页，共66页，编辑于2022年，星期六四.ROM的编程及分类的编程及分类 ROM的编程是指将信息存入ROM的过程。根据编程和擦除的方法不同，ROM可分为掩模ROM、可编程ROM(PROM)和可擦除的可编程ROM(EPROM)三种类型。1)掩模ROM 掩模ROM中存放的信息是由

44、生产厂家采用掩模工艺专门为用户制作的，这种ROM出厂时其内部存储的信息就已经“固化”在里边了，所以也称固定ROM。它在使用时只能读出，不能写入，因此通常只用来存放固定数据、固定程序和函数表等。第55页，共66页，编辑于2022年，星期六 2)可编程ROM(PROM)PROM在出厂时，存储的内容为全 0(或全 1)，用户根据需要，可将某些单元改写为 1(或 0)。这种ROM采用熔丝或PN结击穿的方法编程，由于熔丝烧断或PN结击穿后不能再恢复，因此PROM只能改写一次。熔丝型PROM的存储矩阵中，每个存储单元都接有一个存储管，但每个存储管的一个电极都通过一根易熔的金属丝接到相应的位线上，如图 7-

45、6 所示。用户对PROM编程是逐字逐位进行的。首先通过字线和位线选择需要编程的存储单元，然后通过规定宽度和幅度的脉冲电流，将该存储管的熔丝熔断，这样就将该单元的内容改写了。第56页，共66页，编辑于2022年，星期六图 7-6 熔丝型PROM的存储单元 第57页，共66页，编辑于2022年，星期六 采用PN结击穿法PROM的存储单元原理图如图 7-7(a)所示，字线与位线相交处由两个肖特基二极管反向串联而成。正常工作时二极管不导通，字线和位线断开，相当于存储了“0”。若将该单元改写为“1”，可使用恒流源产生约 100150 mA电流使V2击穿短路，存储单元只剩下一个正向连接的二极管V1(见图(

46、b)，相当于该单元存储了“1”；未击穿V2的单元仍存储“0”。第58页，共66页，编辑于2022年，星期六图 7-7 PN结击穿法PROM的存储单元 第59页，共66页，编辑于2022年，星期六 3)可擦除的可编程ROM(EPROM)这类ROM利用特殊结构的浮栅MOS管进行编程，ROM中存储的数据可以进行多次擦除和改写。最早出现的是用紫外线照射擦除的EPROM(Ultra-Violet Erasable Programmable Read-Only Memory,简称UVEPROM)。不久又出现了用电信号可擦除的可编程ROM(Electrically Erasable Programmable

47、 Read-Only Memory,简称E2PROM)。后来又研制成功的快闪存储器(Flash Memory)也是一种用电信号擦除的可编程ROM。第60页，共66页，编辑于2022年，星期六7.4只读存储器（只读存储器（ROM）浮栅是与四周绝缘的一块导体浮栅是与四周绝缘的一块导体控制栅上加正电压，控制栅上加正电压，P P型衬底上部感生出电子，可产型衬底上部感生出电子，可产生生N N型反型层使型反型层使NMOSNMOS管导通管导通如果浮栅带负电，则在衬底上部感生出正电荷，如果浮栅带负电，则在衬底上部感生出正电荷，阻碍控制栅开启阻碍控制栅开启MOS MOS 管。开启需要更高的电压。管。开启需要更高

48、的电压。加相同栅电压时，浮栅带电与否，表现为加相同栅电压时，浮栅带电与否，表现为MOSMOS管管的通和断的通和断叠栅（叠栅（SIMOS）管用浮栅是否累积有负电荷来存）管用浮栅是否累积有负电荷来存储二值数据。储二值数据。3 3）叠栅叠栅MOS管结构管结构EPROM(EPROM(光擦除可编程光擦除可编程ROM)ROM)存储单元存储单元第61页，共66页，编辑于2022年，星期六7.4 只读存储器（只读存储器（ROM）写入：写入：在栅漏极间加上高电压在栅漏极间加上高电压漏极漏极PNPN结反相击穿，产生大量高能电子，在栅极高电结反相击穿，产生大量高能电子，在栅极高电压的吸引下，穿透栅极绝缘层，部分堆积

49、在浮栅上使浮压的吸引下，穿透栅极绝缘层，部分堆积在浮栅上使浮栅带负电栅带负电擦除擦除：用紫外线照射使浮栅上电子形成光电流释放：用紫外线照射使浮栅上电子形成光电流释放 擦除时间长，擦除时间长，10201020分钟分钟 整片擦除整片擦除 写入一般需要专门的工具写入一般需要专门的工具第62页，共66页，编辑于2022年，星期六7.4只读存储器（只读存储器（ROM）结构：结构：浮栅与漏极浮栅与漏极N N区延长区有一点交迭并且交迭处的绝缘层区延长区有一点交迭并且交迭处的绝缘层厚度很小厚度很小写入：写入：控制栅上加高电压，漏极接地即可对浮栅充电，电子穿控制栅上加高电压，漏极接地即可对浮栅充电，电子穿透绝缘

50、层积累在浮栅上透绝缘层积累在浮栅上擦除：擦除：控制栅接地，漏极接高电压即可对浮栅放电，即为电擦除控制栅接地，漏极接高电压即可对浮栅放电，即为电擦除 读出：读出：Gc=3V,Wi=5VGc=3V,Wi=5V 擦除：擦除：Gc=Wi=20VGc=Wi=20V 写入：写入：Gc=0,Wi=Bi=20VGc=0,Wi=Bi=20V 可擦除单个存储单元可擦除单个存储单元 芯片内部带有升压电路芯片内部带有升压电路工作机理与叠栅工作机理与叠栅MOSMOS管相同管相同4）隧道）隧道MOS管的结构管的结构E E2 2PROMPROM的存储单元的存储单元第63页，共66页，编辑于2022年，星期六7.4 只读存储