数字电子技术第五章时序逻辑电路计数器精品文稿.ppt
《数字电子技术第五章时序逻辑电路计数器精品文稿.ppt》由会员分享,可在线阅读,更多相关《数字电子技术第五章时序逻辑电路计数器精品文稿.ppt(17页珍藏版)》请在淘文阁 - 分享文档赚钱的网站上搜索。
1、数字电子技术第五章时序逻辑电路计数字电子技术第五章时序逻辑电路计数器数器第1页,本讲稿共17页2、计数器的分类计数器的分类按脉冲输入方式,分为同步和异步计数器按脉冲输入方式,分为同步和异步计数器按进位体制,分为二进制、十进制和任意进制计数器按进位体制,分为二进制、十进制和任意进制计数器按逻辑功能,分为加法、减法和可逆计数器按逻辑功能,分为加法、减法和可逆计数器概概 述述1、计数器的逻辑功能计数器的逻辑功能 计数器的基本功能是对输入时钟脉冲进行计数。它也计数器的基本功能是对输入时钟脉冲进行计数。它也可用于分频、定时、产生节拍脉冲和脉冲序列及进行数可用于分频、定时、产生节拍脉冲和脉冲序列及进行数字
2、运算等等。字运算等等。第2页,本讲稿共17页一、二进制计数器一、二进制计数器(一)二进制异步计数器(一)二进制异步计数器1 1二进制异步加法计数器(二进制异步加法计数器(4 4位)位)工作原理:工作原理:4 4个个JKJK触发器都接成触发器都接成T T触发器。触发器。J=K=1J=K=1最低位触发器最低位触发器FF0FF0的时钟脉冲输入端接计数脉冲的时钟脉冲输入端接计数脉冲CPCP,其他触发器的时钟,其他触发器的时钟脉冲输入端接相邻低位触发器的脉冲输入端接相邻低位触发器的Q Q端。端。第3页,本讲稿共17页用用“观察法观察法”作出该电路的时序波形图和状态图。作出该电路的时序波形图和状态图。由由
3、时时序序图图可可以以看看出出,Q0 0、Ql、Q2 2、Q3 3的的周周期期分分别别是是计计数数脉脉冲冲(CP)周周期期的的2 2倍倍、4 4倍倍、8 8倍、倍、1616倍,因而计数器也可作为分频器。倍,因而计数器也可作为分频器。由状态图可见,从初态由状态图可见,从初态00000000(由清零脉冲所置)开始,每输入一个计数脉冲,计数器(由清零脉冲所置)开始,每输入一个计数脉冲,计数器的状态按二进制加法规律加的状态按二进制加法规律加1 1,所以是二进制加法计数器(,所以是二进制加法计数器(4 4位)。位)。第4页,本讲稿共17页 异步二进制计数器结构简单,改变级联触发器的个数,可以很方便地改变二
4、进制计数器的位数,n个触发器构成n位二进制计数器或模2n计数器,或2n分频器。第5页,本讲稿共17页二进制异步减法计数器二进制异步减法计数器工作原理工作原理:D D触发器也都接成触发器也都接成T T触发器。触发器。由由于于是是上上升升沿沿触触发发,则则应应将将低低位位触触发发器器的的Q Q端端与与相相邻邻高高位位触触发发器的时钟脉冲输入端相连,即从器的时钟脉冲输入端相连,即从Q Q端取借位信号。端取借位信号。第6页,本讲稿共17页二进制异步减法计数器的二进制异步减法计数器的时序波形图和状态图。时序波形图和状态图。异步计数器为串行计数器异步计数器为串行计数器(或纹波计数器或纹波计数器)所以工作速
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 数字 电子技术 第五 时序 逻辑电路 计数器 精品 文稿
限制150内